[發(fā)明專利]多核處理器軟錯誤壓力測試程序生成系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 201210584290.X
• 申請日: 2012-12-28
• 公開（公告）號: CN103902448A
• 公開（公告）日: 2014-07-02
• 發(fā)明（設計）人: 喻之斌;須成忠;卓文偉
• 申請（專利權）人: 中國科學院深圳先進技術研究院
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 深圳市科進知識產(chǎn)權代理事務所(普通合伙) 44316
• 代理人: 宋鷹武

技術領域

本發(fā)明屬于處理器技術領域，尤其涉及一種多核處理器軟錯誤壓力測試程序生成系統(tǒng)及方法。

背景技術

摩爾定律指出，當價格不變時，集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增加一倍，性能也將提升一倍。但每種新技術的產(chǎn)生，都會帶來新的技術問題，阻礙新興技術的推廣與應用。“軟錯誤”就是在制造工藝尺寸不斷縮小的情況下產(chǎn)生的一種“瞬時錯誤”。這種錯誤使處理器的發(fā)展面臨嚴峻的挑戰(zhàn)，使處理器變得脆弱，更易受到環(huán)境的影響。

這種“瞬時錯誤”是由數(shù)字電路中的某一位的翻轉所引起的，而翻轉的發(fā)生則歸咎于空間中存在的微小粒子，如宇宙射線的中子和包裝材料中產(chǎn)生的α粒子。當這些粒子穿過半導體設備的時候會產(chǎn)生電子空洞，當產(chǎn)生的電子空洞達到一定數(shù)量后就會導致邏輯設備的狀態(tài)發(fā)生翻轉。這些邏輯設備包括寄存器，靜態(tài)存儲單元，邏輯門等。這種錯誤并不會導致設備的永久性失效，因此我們稱之為“瞬時錯誤”，或者叫“軟錯誤”（soft?error）。

研究表明“軟錯誤”的發(fā)生與宇宙粒子的流通密度和物理設備的幾何尺寸相關。在不同的環(huán)境中宇宙粒子的流通密度不同從而會導致硬件設備的錯誤率出現(xiàn)差異，進而影響到軟錯誤的發(fā)生率。與此同時，單個芯片上單位面積的晶體管數(shù)量的增加，雖然增加了設備的性能，但一定程度上增加了軟錯誤的發(fā)生率。因為更小尺寸的晶體管更容易在上述粒子的轟擊下翻轉，在16納米的工藝上，軟錯誤的發(fā)生率是180納米工藝上的100倍。

為了詳細的研究、檢測軟錯誤產(chǎn)生的原因，使得處理器的能耗和性能達到一個合理的平衡，Shubhendu?S.Mukherjee等人提出一種ArchitectedVulnerability?Factor（AVF，體系結構弱點因子）模型分析方法。AVF指的是某個結構單元受宇宙射線影響出現(xiàn)錯誤，這種錯誤對程序的輸出結果產(chǎn)生影響的可能性。

在微處理器的結構體單元中，并不是每一個軟錯誤都會對程序的輸出結果產(chǎn)生影響。因此，針對處理器的結構單元，我們稱那些導致程序的輸出結果產(chǎn)生錯誤的軟錯誤發(fā)生的可能性為Architected?Vulnerability?Factor（AVF）。顯然，不同的結構單元的中的AVF的大小不一樣，基本范圍是在0%-100%之間。

在AVF值的計算中，引入Architecturally?Correct?Execution（ACE，體系結構正確執(zhí)行）概念，跟蹤處理器所有結構中的狀態(tài)位來計算AVF的值。其中ACE?bits指的是處理器的結構單元中的某些數(shù)據(jù)位，當該存儲單元發(fā)生軟錯誤致使數(shù)據(jù)位發(fā)生改變時，會對程序的輸出結果產(chǎn)生錯誤影響。而其他的數(shù)據(jù)位雖然會因為軟錯誤的影響出現(xiàn)改變，但是不會對程序的輸出結果產(chǎn)生影響，稱之為un-ACE?bits。對于AVF的值進行計算時，假定晶體管受宇宙射線影響發(fā)生翻轉的概率一定，處理器結構單元的AVF值指的是具體某個時刻該存儲單元中ACE?bits所占有的比例大小。

由于確定某個數(shù)據(jù)位是否為ACE?bits困難性很大，所以在計算某個結構單元的AVF值時，首先假定結構單元中所有的數(shù)據(jù)位均為ACE?bits，然后通過分析得出的un-ACE?bits所占有的比例，然后算得ACE?bits所占有的比例值，也就是AVF的值。

在單核處理器領域，基于AVF的軟錯誤的檢測模型中，能準確的檢測出某個具體測試程序發(fā)生軟錯誤概率值的大小。但是，要想知道處理器發(fā)生軟錯誤的概率范圍值，必須檢測多組測試程序，增加了測試的困難。而且，不同的處理器結構，所選擇的測試程序也會不同。

從Christopher?Weaver等人提出的減小軟錯誤發(fā)生率的方法中，我們知道處理器結構中影響軟錯誤發(fā)生率的因素，了解如何消除軟錯誤檢測機制中對軟錯誤的誤判。但是，該方法雖然實現(xiàn)對軟錯誤率最大值的檢測，但是其只是針對某個具體的結構單元而言，如指令隊列、存儲隊列等。對于整個處理器的軟錯誤的發(fā)生率，它只是簡單的將所有單個單元測試的軟錯誤發(fā)生率的值累加，這樣得出的軟錯誤發(fā)生率的最大值就會很片面，而且不能真實的反映某個時刻處理器軟錯誤發(fā)生率的最大值。

為了能夠高效的測出處理器出現(xiàn)軟錯誤概率的上限值，Arun?Arvind?Nair利用一種新的技術自動生成能夠檢測出處理器最大軟錯誤發(fā)生率的測試程序。該方法結合Christopher?Weaver等人提出的影響軟錯誤發(fā)生的影響因子，利用了AVF模型中軟錯誤的檢測方法，產(chǎn)生軟錯誤的極限測試程序。然而，該方法僅限于在單核處理器結構上使用。