[發明專利]相位偏移抵消電路及相關的時鐘產生器

有效

• 申請號: 201210581805.0
• 申請日: 2012-12-27
• 公開（公告）號: CN103856212B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 潘辰陽
• 申請（專利權）人: 創意電子股份有限公司;臺灣積體電路制造股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 史新宏

技術領域

本發明是有關于一種相位偏移抵消電路與相關的時鐘產生器，且特別是關于一種可依據相位偏移的輸入時鐘提供準確正交時鐘的相位偏移抵消電路與相關的時鐘產生器。

背景技術

提供正確、具有良好相位關系的時鐘，是使各種時序電路正確運作的必備條件之一。舉例而言，用以處理信號輸入輸出的接口電路，便是現代集成電路中最重要的時序電路之一。舉例而言，若一芯片欲接收外界的串行信號，該芯片的接口電路中便會設有時鐘/數據回復(CDR，Clock Data Recovery)電路，用以從串行信號中取還內嵌的時鐘，并正確地取樣得知串行信號中串接的各筆位數據。請參考圖1，其所繪示的即是以一種半速取樣(half-ratesampling)技術進行時鐘/數據回復的示意圖。

如圖1所示，半速取樣技術使用四個頻率(周期)相同、相位正交(相差90度)的時鐘CK0、CK90、CK180與CK270來鎖定一串行信號Din。串行信號Din中有多筆串接的數據，如數據D1與D2等，各筆數據延續的時間長度為UI。四時鐘CK0至CK270的周期T則為長度UI的兩倍，即T＝2*UI。因此，若時鐘CK90與CK270的邊緣(如升緣)能被調整至各筆數據銜接之處，則時鐘CK0與CK180的邊緣(如升緣)便會位于各筆數據的中間，能用以對各筆數據進行較佳的取樣，以便得知各筆數據的數字內容。

由圖1可知，提供高質量、相位精確的相位正交時鐘是半速取樣技術的重要關鍵之一；時鐘CK0、CK90、CK180與CK270間的相位差應該趨近或等于90度，才能成功地進行時鐘/數據回復。若時鐘CK0、CK90、CK180與CK270彼此間的相位差偏離理想的90度，便會影響時鐘/數據回復的正確性。

請參考圖2，其所示意的是一已知的時鐘產生技術，用以提供時鐘PI0、PQ0、PI180與PQ180，以分別作為圖1中的時鐘CK0、CK90、CK180與CK270。圖2已知技術使用兩個相位內插器10a與10b，各相位內插器具有四個時鐘輸入端in0、in90、in180與in270，并有一權重輸入端code in；相位內插器由權重輸入端code in接收一可變的權重a0，并依據權重a0而在各時鐘輸入端in0至in270所接收的諸時鐘之間進行相位內插，以產生兩互為反相的輸出時鐘。相位內插器10a的輸入端in0、in90、in180與in270分別耦接四個輸入時鐘S0、S90、S180與S270，以產生互為反相(相位差180度)的兩輸出時鐘PI0與PI180，使時鐘PI0的相位可表示為(a0*PH0+(1-a0)*PH90)；其中，相位PH0與PH90為時鐘S0與S90的相位，權重a0則在0與1之間。另一方面，相位內插器10b的輸入端in0、in90、in180與in270分別耦接輸入時鐘S270、S0、S90與S180，以產生互為反相的兩輸出時鐘PQ0與PQ180，使時鐘PQ0的相位可表示為(a0*PH90+(1-a0)*PH180)；其中，相位PH180為時鐘S180的相位。

在圖2已知技術中，時鐘S0與S90間的理想相位差(PH90-PH0)為90度，時鐘S90與S180的理想相位差(PH180-PH90)亦為90度；在此理想情形下，時鐘PI0與PQ0間的相位差可計算為：{a0*PH90+(1-a0)*PH180}-{a0*PH0+(1-a0)*PH90}＝a0*(PH90-PH0)+(1-a0)*(PH180-PH90)＝90。亦即，若輸入的時鐘S0、S90與S180間的相位差為90度，時鐘PI0與PQ0間的相位差也會是90度；調整權重a0的值使時鐘PI0與PQ0鎖定串行信號中各筆數據的銜接處，便能以時鐘PI0、PQ0、PI180與PQ180達成時鐘/數據回復的目的。