[發明專利]相位偏移抵消電路及相關的時鐘產生器

有效

• 申請號: 201210581805.0
• 申請日: 2012-12-27
• 公開（公告）號: CN103856212B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 潘辰陽
• 申請（專利權）人: 創意電子股份有限公司;臺灣積體電路制造股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 史新宏

1.一種相位偏移抵消電路，依據一第一輸入時鐘、一第二輸入時鐘與一第三輸入時鐘而提供一第一修正時鐘與一第二修正時鐘；該相位偏移抵消電路包含：

一第一修正用相位內插器，耦接該第一輸入時鐘與該第二輸入時鐘，依據一數值固定為常數的預設權重在該第一輸入時鐘與該第二輸入時鐘間進行均等的相位內插以產生該第一修正時鐘；以及

一第二修正用相位內插器，耦接該第二輸入時鐘與該第三輸入時鐘，依據該數值固定為常數的預設權重在該第二輸入時鐘與該第三輸入時鐘間進行均等的相位內插以產生該第二修正時鐘；

其中，該第一輸入時鐘與該第三輸入時鐘是互為反相。

2.根據權利要求1所述的相位偏移抵消電路，其中，該第二輸入時鐘的相位是介于與該第一輸入時鐘的相位與該第三輸入時鐘的相位之間。

3.根據權利要求1所述的相位偏移抵消電路，其中，該第一修正用相位內插器還產生一第三修正時鐘，反相于該第一修正時鐘；該第二修正用相位內插器還產生一第四修正時鐘，反相于該第二修正時鐘。

4.一種時鐘產生器，依據一第一輸入時鐘、一第二輸入時鐘、一第三輸入時鐘與一可變權重以提供一第一輸出時鐘；該時鐘產生器包含：

一第一修正用相位內插器，耦接該第一輸入時鐘與該第二輸入時鐘，依據一預設權重而于該第一輸入時鐘與該第二輸入時鐘間進行相位內插，以產生一第一修正時鐘；

一第二修正用相位內插器，耦接該第二輸入時鐘與該第三輸入時鐘，依據該預設權重而于該第二輸入時鐘與該第三輸入時鐘間進行相位內插，以產生一第二修正時鐘；以及

一第一可調相位內插器，耦接該第一修正時鐘與該第二修正時鐘，依據該可變權重而于該第一修正時鐘與該第二修正時鐘間進行相位內插，以產生該第一輸出時鐘。

5.根據權利要求4所述的時鐘產生器，其中該第一輸入時鐘與該第三輸入時鐘是互為反相。

6.根據權利要求4所述的時鐘產生器，其中該預設權重是使該第一修正用相位內插器于該第一輸入時鐘與該第二輸入時鐘間進行均等的相位內插以產生該第一修正時鐘，且該預設權重是使該第二修正用相位內插器于該第二輸入時鐘與該第三輸入時鐘間進行均等的相位內插以產生該第二修正時鐘。

7.根據權利要求4所述的時鐘產生器，其中，該第一修正用相位內插器還產生一第三修正時鐘，反相于該第一修正時鐘；該第二修正用相位內插器還產生一第四修正時鐘，反相于該第二修正時鐘。

8.根據權利要求7所述的時鐘產生器，還依據該第一輸入時鐘、該第二輸入時鐘、該第三輸入時鐘與該可變權重以提供一第二輸出時鐘，而該時鐘產生器還包含：

一第二可調相位內插器，耦接該第二修正時鐘與該第三修正時鐘，依據該可變權重而于該第二修正時鐘與該第三修正時鐘間進行相位內插，以產生該第二輸出時鐘。

9.根據權利要求8所述的時鐘產生器，還依據該第一輸入時鐘、該第二輸入時鐘、該第三輸入時鐘與該可變權重以提供一第三輸出時鐘與一第四輸出時鐘；其中，該第一可調相位內插器還產生該第三輸出時鐘，反相于該第一輸出時鐘；該第二可調相位內插器還產生該第四輸出時鐘，反相于該第二輸出時鐘。