[發明專利]一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體及其制備方法

在審

• 申請號: 201210580688.6
• 申請日: 2012-12-28
• 公開（公告）號: CN103022045A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 無錫來燕微電子有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，包括半導體基板；其特征是：所述半導體基板內的上部設有若干用于存儲的記憶體細胞（200），所述記憶體細胞（200）至少包括沒有輕摻雜區域的PMOS晶體管（210）和控制電容（220），浮柵電極（216）把沒有輕摻雜區域的PMOS晶體管（210）和控制電容（220）聯接在一起。

2.根據權利要求1所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：所述記憶體細胞（200）中的PMOS晶體管（210）沒有輕摻雜區域是為了降低寫入熱電子時的電壓。

3.根據權利要求1所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：所述記憶體細胞（200）是單一多晶架構的非揮發性記憶體。

4.根據權利要求1所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：浮柵電極（216）是P+型的單一多晶體。

5.一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，包括半導體基板；其特征是：所述半導體基板內的上部設有若干用于存儲的記憶體細胞（200），所述記憶體細胞（200）包括沒有輕摻雜區域的PMOS晶體管（210）和控制電容（220）；所述沒有輕摻雜區域的PMOS晶體管（210）、控制電容（220）間通過半導體基板內的領域介質區域（214）相互隔離；半導體基板的表面上淀積有柵介質層（215），所述柵介質層（215）上設有浮柵電極（216），所述浮柵電極（216）覆蓋并貫穿沒有輕摻雜區域的PMOS晶體管（210）和控制電容（220）上方對應的柵介質層（215），浮柵電極（216）的兩側淀積有側面保護層（217），側面保護層（217）覆蓋浮柵電極（216）的側壁；沒有輕摻雜區域的PMOS晶體管（210）包括第一N型區域（202）及位于所述第一N型區域（202）內上部的P型源極區（213）與P型漏極區（221），控制電容（220）包括第二P型區域（205）及位于所述第二P型區域（205）內上部的第一P型摻雜區域（206）與第二P型摻雜區域（209）與上方的浮柵電極（216）相對應，并分別與相應的柵介質層（215）及領域介質區域（214）相接觸。

6.根據權利要求5所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：所述半導體基板為P導電類型基板（201）時，所述沒有輕摻雜區域的PMOS晶體管（210）和控制電容（220）通過P型導電類型基板（201）內的第二N型區域（203）及第二N型區域（203）上方的第三N型區域（204）與P型導電類型基板（201）相隔離。

7.?根據權利要求5所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：所述浮柵電極（216）的包括導電多晶硅。

8.?根據權利要求5所述的一種具有P+且PMOS晶體管沒有輕摻雜區域的單一多晶架構的非揮發性記憶體，其特征是：所述柵介質層（215）是工藝中I/O晶體管的電極柵氧化層。