[發(fā)明專利]一種自適應(yīng)磁頭負(fù)載電路

無效

• 申請(qǐng)?zhí)枺?/td>: 201210578671.7
• 申請(qǐng)日: 2012-12-26
• 公開（公告）號(hào): CN103077364A
• 公開（公告）日: 2013-05-01
• 發(fā)明（設(shè)計(jì)）人: 王鎮(zhèn);劉新寧;奚錦程;邵金梓;黃丹丹;蔡志匡
• 申請(qǐng)（專利權(quán)）人: 江蘇東大集成電路系統(tǒng)工程技術(shù)有限公司
• 主分類號(hào): G06K7/00
• 分類號(hào): G06K7/00
• 代理公司: 南京天翼專利代理有限責(zé)任公司 32112
• 代理人: 王鵬翔

技術(shù)領(lǐng)域

本發(fā)明涉及一種磁卡讀取芯片，具體涉及一種自適應(yīng)磁頭負(fù)載電路。

背景技術(shù)

在性能優(yōu)秀的磁卡芯片設(shè)計(jì)中，如何處理磁頭出來的微弱信號(hào)十分重要，要提高整個(gè)信號(hào)處理電路的信噪比，很重要的一點(diǎn)就是要保證磁頭與信號(hào)處理電路的阻抗匹配，使得信號(hào)能量最大程度的進(jìn)入信號(hào)處理電路，并盡可能的抑制噪聲。而不同的磁頭往往輸出特性和噪聲特性各不相同，單一固定的阻值能難滿足不同磁頭的需要。并且磁頭是感性元件，刷卡速度越快輸出阻抗越高，所以需要實(shí)時(shí)自適應(yīng)的調(diào)節(jié)磁頭負(fù)載。

現(xiàn)有刷卡芯片中往往都是外部添加固定阻值的電阻作為負(fù)載，一方面增加了外部電路的復(fù)雜度，同時(shí)不能適應(yīng)不同磁頭的輸出阻抗，也不能適應(yīng)刷卡速度不同造成的輸出阻抗變化，往往在刷一些磁性比較弱的卡的時(shí)候容易出錯(cuò)。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)存在的不足，本發(fā)明目的是提供一種自適應(yīng)磁頭負(fù)載電路，用來實(shí)現(xiàn)負(fù)載電路與磁頭之間的自適應(yīng)阻抗匹配，從而提高刷卡信號(hào)的信噪比。

為了實(shí)現(xiàn)上述目的，本發(fā)明是通過如下的技術(shù)方案來實(shí)現(xiàn)：

若要實(shí)現(xiàn)高信噪比，最佳選擇是讓信號(hào)功率最大的傳遞到后級(jí)上，這時(shí)后級(jí)的負(fù)載電阻和前級(jí)的輸出電阻共軛匹配，此時(shí)信號(hào)功率達(dá)到最大值，而由于此時(shí)負(fù)載電阻并不是很高，噪聲功率往往不是很高，此時(shí)可以得到較為理想的信噪比，本發(fā)明的處理思路也是按照這一理論進(jìn)行的。

磁頭可以近似看作一個(gè)非理想的電壓源，刷卡過程中會(huì)產(chǎn)生感應(yīng)電動(dòng)勢(shì)，傳給后級(jí)負(fù)載，但后級(jí)負(fù)載越大，引入的環(huán)境噪聲也就越大，導(dǎo)致刷卡信號(hào)信噪比的降低。另一方面，后級(jí)負(fù)載如果過小，負(fù)載得到的信號(hào)也會(huì)很小，同樣會(huì)導(dǎo)致刷卡信號(hào)的信噪比降低。所以需要一個(gè)合適的負(fù)載與磁頭相匹配，使刷卡信號(hào)的信噪比最高。同時(shí)由于磁頭呈現(xiàn)的輸出阻抗為感性，在頻率較高時(shí)阻抗較大，頻率較低時(shí)阻抗較小，而頻率與刷卡速度相關(guān)，所以不同刷卡速度下也要求有不同的負(fù)載阻抗，只有隨著刷卡過程自適應(yīng)調(diào)節(jié)，才能最好的滿足阻抗匹配。

本發(fā)明包括位于刷卡芯片內(nèi)部的控制電路和與磁頭相連接的MOS開關(guān)電阻電路，MOS開關(guān)電阻電路通過MOS管通斷改變電阻大?。豢刂齐娐钒▽?duì)磁頭激勵(lì)信號(hào)進(jìn)行采樣的采樣電路（得到噪聲功率和刷卡信號(hào)功率，并將該信號(hào)以模擬方式或數(shù)字方式發(fā)送給信號(hào)處理電路）、與采樣電路輸出端相連接的信號(hào)處理電路和與信號(hào)處理電路輸出端相連接的數(shù)字編碼電路。采樣電路是實(shí)時(shí)采樣，每次得到結(jié)果都會(huì)傳遞給信號(hào)處理電路，信號(hào)處理電路會(huì)將當(dāng)前結(jié)果與期望值比較，并做出調(diào)整，等待下一次采樣結(jié)果。直到處理結(jié)果在期望值之內(nèi)，達(dá)到穩(wěn)定。每次刷卡芯片啟動(dòng)時(shí)，自適應(yīng)磁頭負(fù)載電路會(huì)進(jìn)行初始化，刷卡芯片會(huì)自發(fā)給磁頭激勵(lì)，自適應(yīng)磁頭負(fù)載電路在這個(gè)過程中將自適應(yīng)電阻自適應(yīng)調(diào)節(jié)到一個(gè)較為合適的大小。刷卡過程中，根據(jù)刷卡速度的不同，自適應(yīng)磁頭負(fù)載電路不斷進(jìn)行微調(diào)，達(dá)到最佳的匹配阻值。

上述MOS開關(guān)電阻電路包括與磁頭一端相連接的第一個(gè)電阻、第一個(gè)PMOS管、第二個(gè)電阻、第二個(gè)PMOS管、第三個(gè)電阻、第三個(gè)PMOS管……第N個(gè)電阻和第N個(gè)PMOS管；第一個(gè)PMOS管源極與第一個(gè)電阻另一端相連接，第一個(gè)PMOS管漏極與磁頭另一端相連接，第一個(gè)PMOS管柵極作為控制口用于接收數(shù)字編碼電路的輸出信號(hào)；第二個(gè)電阻一端連接第一個(gè)電阻與第一個(gè)PMOS管源極的公共端，第二個(gè)PMOS管源極與第二個(gè)電阻另一端相連接，第二個(gè)PMOS管漏極與第一個(gè)PMOS管漏極相連接，第二個(gè)PMOS管柵極作為控制口用于接收數(shù)字編碼電路的輸出信號(hào)；第三個(gè)電阻一端連接第二個(gè)電阻與第二個(gè)PMOS管源極的公共端，第三個(gè)PMOS管源極與第三個(gè)電阻另一端相連接，第三個(gè)PMOS管漏極與第二個(gè)PMOS管漏極相連接，第三個(gè)PMOS管柵極作為控制口用于接收數(shù)字編碼電路的輸出信號(hào)；……第N個(gè)電阻一端連接第N-1個(gè)電阻與第N-1個(gè)PMOS管源極的公共端，第N個(gè)PMOS管源極與第N-1個(gè)電阻另一端相連接，第N個(gè)PMOS管漏極與第N-1個(gè)PMOS管漏極相連接，第N個(gè)PMOS管柵極作為控制口用于接收數(shù)字編碼電路的輸出信號(hào)；其中，N=2ⁿ，n為大于等于2的正整數(shù)。

本發(fā)明用來實(shí)現(xiàn)負(fù)載電路與磁頭之間的自適應(yīng)阻抗匹配。一方面可以自適應(yīng)磁頭變化和刷卡速度變化，提高信噪比。同時(shí)自適應(yīng)磁頭負(fù)載電路位于刷卡芯片內(nèi)部，可以減少外部電路的復(fù)雜度，減少整個(gè)刷卡系統(tǒng)的體積。

附圖說明

圖1為本發(fā)明的原理框圖；

圖2為圖1中的MOS開關(guān)電阻電路圖；

圖3為圖1中的信號(hào)處理電路的控制流程圖；