[發明專利]一種高耐壓肖特基芯片

無效

• 申請號: 201210577527.1
• 申請日: 2012-12-27
• 公開（公告）號: CN103000668A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 關仕漢;呂新立
• 申請（專利權）人: 淄博美林電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 淄博佳和專利代理事務所 37223
• 代理人: 孫愛華

技術領域

一種高耐壓肖特基芯片，屬于半導體器件制造技術領域。具體涉及一種高耐壓Schottky?N通道肖特基芯片。

背景技術

傳統肖特基芯片，多晶硅外部的溝槽氧化硅層的厚度一致，如圖2所示，在溝槽底部彎角的地方容易發生電力擊穿，所以肖特基芯片反向耐壓較低，不能滿足高耐壓或降低正向壓降的要求。

發明內容

本發明要解決的技術問題是：克服現有技術的不足，提供一種可以提高肖特基芯片反向耐壓或降低正向壓降的高耐壓肖特基芯片。

本發明解決其技術問題所采用的技術方案是：該一種高耐壓肖特基芯片，包括頂部金屬層、頂部金屬層下方的肖特基界面、緊靠肖特基界面下方的多晶硅、多晶硅外的氧化硅層、下部的N型外延層N-EPI和N型基片N⁺Substrate，其特征在于：多晶硅外的氧化硅層的底部氧化硅層厚度大于邊部氧化硅層厚度。

所述的底部氧化硅層厚度為邊部氧化硅層厚度的2-5倍。

與現有技術相比，本發明的一種高耐壓肖特基芯片所具有的有益效果是：

本發明的溝槽氧化硅層底部厚度較現有技術溝槽氧化硅層底部厚度厚，因而在溝槽底部彎角地方電場的反向電壓得到疏解所以產品反向耐壓可以提高15-30%；或可以保持原有的反向電壓要求，但是提高N-EPI外延的摻雜濃度從而降低導通正向電流時的壓降VF，從而提升正向導通的效率。

上述描述的是N通道高耐壓肖特基芯片，可以把N與P互換，則可適用在P通道高耐壓肖特基芯片的結構并達到相應的效果。

附圖說明

圖1是底部較厚氧化硅層的肖特基架構示意圖。

圖2是現有技術肖特基架構示意圖。

其中：1、頂部金屬層??2、多晶硅???3、邊部氧化硅層??4、肖特基界面??5、N型外延層?N-EPI???6、N型基片N^+?Substrate????7、底部氧化硅層。??

具體實施方式

圖1是本發明的最佳實施例。下面結合附圖1對本發明的一種高耐壓肖特基芯片做進一步描述。

本高耐壓肖特基芯片，由頂部金屬層1、多晶硅2、邊部氧化硅層3、肖特基界面4、N型外延層N-EPI5、N型基片N^+?Substrate6和底部氧化硅層7組成。N型基片N⁺Substrate6為重摻N型襯底。從下部往上依次為：N型基片N⁺Substrate6、N型外延層N-EPI?5?、底部氧化硅層7、多晶硅2、邊部氧化硅層3、肖特基界面4和頂部金屬層1，多晶硅2外的氧化硅層底部氧化硅層7的厚度大于邊部氧化硅層3的厚度。所述的底部氧化硅層7厚度為邊部氧化硅層3厚度的2-5倍。

如底部氧化硅層7厚度為邊部氧化硅層3厚度的2倍，產品反向耐壓可以提高15%；

底部氧化硅層7厚度為邊部氧化硅層3厚度的3倍，產品反向耐壓可以提高20%；

底部氧化硅層7厚度為邊部氧化硅層3厚度的5倍，產品反向耐壓可以提高30%。

本發明在肖特基二極管芯片制作中，將芯片溝槽底部的氧化硅層加厚，再進行多晶硅的填充從而有效防止溝槽底部彎角的地方發生電力擊穿，產品反向耐壓得以提高。或可以保持原有的反向電壓要求，降低導通正向電流時的壓降VF。

本發明主要解決肖特基溝槽底部彎角地方容易擊穿造成反向電壓低的問題。本發明把肖特基原來的氧化硅層底部加厚，使電場在反向電壓得到疏解，所以反向耐壓可以提高。或可以保持原有的反向電壓要求，但是提高N-EPI外延的摻雜濃度從而降低導通正向電流時的壓降VF，從而提升正向導通的效率。

以上所述，僅是本發明的較佳實施例而已，并非是對本發明作其它形式的限制，任何熟悉本專業的技術人員可能利用上述揭示的技術內容加以變更或改型為等同變化的等效實施例。但是凡是未脫離本發明技術方案內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與改型，仍屬于本發明技術方案的保護范圍。