[發明專利]基于延遲分集和CPCI總線的短波收發信道處理設備

有效

• 申請號: 201210574727.1
• 申請日: 2012-12-25
• 公開（公告）號: CN103067059A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 俞春華;姜孝偉;霍青松
• 申請（專利權）人: 熊貓電子集團有限公司;南京熊貓漢達科技有限公司
• 主分類號: H04B7/04
• 分類號: H04B7/04
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 陳建和

1.一種基于延遲分集和CPCI總線的短波收發信道處理設備，其特征在于，包括：CPCI總線和連接至CPCI總線的主控模塊、接口模塊、頻率合成模塊、射頻模塊、數字信號處理模塊、前面板模塊以及電源模塊，其中：主控模塊適于執行對短波收發信道處理設備的操作控制，接口模塊適于傳輸對外的音頻和數據信號，頻率合成模塊適于提供各路信號的時鐘信號和混頻信號，射頻模塊適于對六路短波信號進行濾波和變頻，并將處理后的信號傳輸至數字信號處理模塊，數字信號處理模塊對音頻或數據信號進行延遲或分集處理，發射信號時，讓同一音頻信號的副本經不同長度的延遲量后從不同的天線發射出去，接收時，對數據信號進行分集處理。

2.根據權利要求1所述的基于延遲分集和CPCI總線的短波收發信道處理設備，其特征在于，其中數字信號處理模塊，包括6片A/D芯片、2片下變頻芯片、6片上變頻模塊、FPGA芯片、DSP芯片和CPCI總線，6片A/D芯片分別連接至2片下變頻芯片，2片下變頻芯片的輸出連接至FPGA芯片，DSP芯片分別連接FPGA芯片、CPCI總線并進行數據交互，6片上變頻模塊的輸入連接FPGA芯片，

其中，在發射時，DSP芯片從CPCI總線讀入音頻數據和外部控制命令并對音頻數據進行編碼、延遲處理和調制，處理后的，6個通道數據經過6片A/D芯片，輸出6路短波射頻信號，在接收時，6片A/D芯片對6路短波中頻信號進行采樣，將采樣的數字信號分別送給兩片下變頻芯片，做數字下變頻處理，然后送給FPGA芯片作濾波處理，FPGA芯片同時實現模塊的內部邏輯控制，最后由FPGA將濾波處理后的數字信號送給DSP芯片，由DSP芯片對數字信號實現分集處理、解調和解碼，并最終輸出輸出數字基帶信號至CPCI總線。

3.根據權利要求2所述的基于延遲分集和CPCI總線的短波收發信道處理設備，其特征在于，其中還包括存儲器，連接FPGA芯片，用于存儲FPGA芯片的程序。

4.根據權利要求2所述的基于延遲分集和CPCI總線的短波收發信道處理設備，其特征在于，DSP芯片對所述音頻數據延遲處理時，選擇信息比特周期作為信號的延遲量，而DSP芯片對數字信號實現分集處理時，使用均衡器或維特比譯碼獲得分集增益。

5.根據權利要求2所述的基于延遲分集和CPCI總線的短波收發信道處理設備，其特征在于，其中A/D芯片選用AD9957芯片，下變頻芯片選用HSP50216芯片，上變頻芯片選用AD9957芯片，DSP芯片選用TMS320C6455芯片，FPGA采用Cyclone?II?FPGA。