[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210568218.8
• 申請日: 2012-12-24
• 公開（公告）號: CN103904018B
• 公開（公告）日: 2017-08-01
• 發明（設計）人: 韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括如下步驟：

步驟S101：提供半導體襯底，在所述半導體襯底上形成硬掩膜；

步驟S102：在所述硬掩膜和半導體襯底中形成淺溝槽隔離；

步驟S103：在所述半導體襯底中形成超淺溝槽隔離以及位于其兩側的條狀圖案，所述步驟S103包括：

步驟S1031：去除所述硬掩膜位于所述半導體襯底上擬形成超淺溝槽隔離和條狀圖案的區域的部分；

步驟S1032：在所述硬掩膜被去除的區域形成犧牲層，所述犧牲層為依次嵌套的多層復合膜；

步驟S1033：刻蝕所述犧牲層和半導體襯底以在所述半導體襯底上形成超淺溝槽隔離溝槽和條狀圖案，其中，所述條狀圖案位于所述超淺溝槽隔離溝槽的兩側；

步驟S1034：在所述超淺溝槽隔離溝槽內填充超淺溝槽隔離材料并進行CMP，以形成超淺溝槽隔離。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S102包括：

步驟S1021：在所述硬掩膜和半導體襯底中形成淺溝槽隔離溝槽；

步驟S1022：在所述淺溝槽隔離溝槽內填充淺溝槽隔離材料并進行CMP，以在所述淺溝槽隔離溝槽內形成淺溝槽隔離。

3.如權利要求2所述的半導體器件的制造方法，其特征在于，所述淺溝槽隔離材料為氧化物。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，步驟S1031中去除所述硬掩膜的所采用的方法以及步驟S1033中所采用的刻蝕方法，均為干法刻蝕。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S1031中，所述擬形成超淺溝槽隔離和條狀圖案的區域為有源區。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S1032包括：

步驟S10321：在所述半導體襯底上依次沉積氮化硅層、無定形碳層、氧化物層；

步驟S10322：進行CMP，以形成所述嵌套的多層復合膜。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，在步驟S1032中形成的所述犧牲層的厚度為有源區總寬度的20％。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S1033包括：

步驟S10331：刻蝕所述犧牲層以形成開口；

步驟S10332：利用所述犧牲層為掩膜對所述半導體襯底進行刻蝕，在所述半導體襯底上對應所述開口的位置形成超淺溝槽隔離溝槽，并在所述超淺溝槽隔離溝槽的兩側形成所述條狀圖案。

9.如權利要求6所述的半導體器件的制造方法，其特征在于，所述步驟S1033包括：

步驟S10331’：刻蝕所述犧牲層以在所述犧牲層上形成開口，其中，所述開口對應所述無定形碳層位于所述氧化物層的兩側的部分；

步驟S10332’：利用所述犧牲層為掩膜對所述半導體襯底進行刻蝕，在所述半導體襯底上對應所述開口的位置形成超淺溝槽隔離溝槽，并在所述超淺溝槽隔離溝槽的兩側形成所述條狀圖案。

10.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103中形成的所述條狀圖案的寬度不小于所述半導體器件的柵極的長度。

11.如權利要求1所述的半導體器件的制造方法，其特征在于，在步驟S101中所形成的硬掩膜的厚度為

12.如權利要求1至11任一項所述的半導體器件的制造方法，其特征在于，在所述步驟S103之后還包括步驟S104：在所述半導體襯底上形成柵極介電層和柵極。

13.如權利要求12所述的半導體器件的制造方法，其特征在于，所述柵極介電層僅位于所述條狀圖案的上方。

14.如權利要求12所述的半導體器件的制造方法，其特征在于，在所述步驟S104之后還包括步驟S105：形成柵極側壁以及源極和漏極。