[發(fā)明專利]一種半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210568155.6
• 申請(qǐng)日: 2012-12-24
• 公開(kāi)（公告）號(hào): CN103903968A
• 公開(kāi)（公告）日: 2014-07-02
• 發(fā)明（設(shè)計(jì)）人: 韓秋華
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L29/423
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

高K金屬柵極（HKMG）技術(shù)是半導(dǎo)體領(lǐng)域的重要技術(shù)，相對(duì)于普通柵極技術(shù)，HKMG技術(shù)可以極大地提高半導(dǎo)體器件的性能。在現(xiàn)有技術(shù)中，應(yīng)用高k金屬柵極技術(shù)的半導(dǎo)體器件的制造方法，在去除偽柵極的過(guò)程中，往往會(huì)造成接觸孔刻蝕阻擋層（CESL）被不當(dāng)?shù)厝コ徊糠郑贑ESL的上方形成凹陷（recess），進(jìn)而導(dǎo)致在后續(xù)形成金屬柵極的工藝過(guò)程中在凹陷位置處形成金屬殘留。相應(yīng)位置的金屬殘留往往導(dǎo)致漏電流的發(fā)生，嚴(yán)重影響半導(dǎo)體器件的性能。

下面，結(jié)合圖1A至圖1C，對(duì)上述應(yīng)用HKMG技術(shù)制造半導(dǎo)體器件的方法以及其存在的技術(shù)問(wèn)題進(jìn)行說(shuō)明。其中，圖1A至圖1C為各工藝完成后形成的圖案的剖視圖。現(xiàn)有技術(shù)中應(yīng)用前述HKMG技術(shù)制造半導(dǎo)體器件的方法，一般包括如下步驟：

步驟E1：提供一半導(dǎo)體襯底100，所述半導(dǎo)體襯底上形成有偽柵極101、接觸孔刻蝕阻擋層（CESL）102。并且，所述半導(dǎo)體襯底100上還形成有柵極側(cè)壁103、層間介電層104，如圖1A所示。當(dāng)然，所述半導(dǎo)體襯底100上還可以包括STI、源/漏極以及其他結(jié)構(gòu)（圖中未示出）。

其中，偽柵極101的材料一般為多晶硅，接觸孔刻蝕阻擋層（CESL）102一般為氮化硅；層間介電層104一般為氧化硅。柵極側(cè)壁103則可以為一層側(cè)壁，也可以為包括偏移側(cè)壁和主側(cè)壁的兩層結(jié)構(gòu)。源極和漏極可以為通過(guò)離子注入或其他方式形成。

步驟E2：去除偽柵極101，形成的圖形如圖1B所示。在去除偽柵極101的過(guò)程中，由于現(xiàn)有技術(shù)中的CESL的材料（一般為氮化硅）的物理特性相對(duì)易于被刻蝕，CESL會(huì)被刻蝕掉一部分，形成凹陷1021，如圖1B所示。

步驟E3：沉積金屬并進(jìn)行CMP以形成金屬柵極105，形成的圖形如圖1C所示。

由于凹陷1021的存在，在形成金屬柵極105的過(guò)程中，凹陷1021位置處會(huì)形成金屬殘留1051，如圖1C所示。

在現(xiàn)有技術(shù)中，前述金屬殘留1051往往會(huì)導(dǎo)致最終形成的半導(dǎo)體器件在工作時(shí)容易產(chǎn)生漏電流，嚴(yán)重影響半導(dǎo)體器件的性能。

因此，為了解決上述問(wèn)題，需要提出一種新的半導(dǎo)體器件的結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件及其制造方法。

本發(fā)明一方面提供一種半導(dǎo)體器件的制造方法，該方法包括如下步驟：

步驟S101：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括偽柵極、接觸孔刻蝕阻擋層、柵極側(cè)壁和層間介電層；

步驟S102：在所述接觸孔刻蝕阻擋層的上方形成保護(hù)層；

步驟S103：去除所述偽柵極。

其中，所述步驟S102包括：

步驟S1021：刻蝕所述接觸孔刻蝕阻擋層未被所述層間介電層覆蓋的部分，在所述接觸孔刻蝕阻擋層上形成凹槽；

步驟S1022：在所述半導(dǎo)體襯底上形成一層保護(hù)材料薄膜，對(duì)所述保護(hù)材料薄膜進(jìn)行CMP以在所述凹槽內(nèi)形成保護(hù)層。

其中，在所述接觸孔刻蝕阻擋層上形成凹槽的方法為：干法刻蝕或濕法刻蝕。

其中，所述凹槽的深度為3nm~30nm。

其中，所述保護(hù)層的材料為氧化硅。

其中，所述步驟S101包括：

步驟S1011：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成STI和偽柵極；

步驟S1012：在所述半導(dǎo)體襯底上形成柵極側(cè)壁；

步驟S1013：在所述半導(dǎo)體襯底上形成源極和漏極；

步驟S1014：在所述半導(dǎo)體襯底上形成接觸孔刻蝕阻擋層；

步驟S1015：在所述半導(dǎo)體襯底上形成層間介電層。

進(jìn)一步的，在所述步驟S103之后還包括步驟S104：在所述偽柵極原來(lái)的位置形成金屬柵極。

本發(fā)明另一方面提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括：半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底上的金屬柵極、接觸孔刻蝕阻擋層、柵極側(cè)壁和層間介電層，其中，所述半導(dǎo)體器件還包括位于所述接觸孔刻蝕阻擋層上方的保護(hù)層，其中，所述保護(hù)層與所述層間介電層處于同一平面。

其中，所述保護(hù)層的厚度為3nm~30nm。

其中，所述保護(hù)層的材料為氧化硅。