[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201210568155.6
• 申請日: 2012-12-24
• 公開（公告）號: CN103903968A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括如下步驟：

步驟S101：提供半導體襯底，所述半導體襯底包括偽柵極、接觸孔刻蝕阻擋層、柵極側壁和層間介電層；

步驟S102：在所述接觸孔刻蝕阻擋層的上方形成保護層；

步驟S103：去除所述偽柵極。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S102包括：

步驟S1021：刻蝕所述接觸孔刻蝕阻擋層未被所述層間介電層覆蓋的部分，在所述接觸孔刻蝕阻擋層上形成凹槽；

步驟S1022：在所述半導體襯底上形成一層保護材料薄膜，對所述保護材料薄膜進行CMP以在所述凹槽內形成保護層。

3.如權利要求2所述的半導體器件的制造方法，其特征在于，在所述接觸孔刻蝕阻擋層上形成凹槽的方法為干法刻蝕或濕法刻蝕。

4.如權利要求2所述的半導體器件的制造方法，其特征在于，所述凹槽的深度為3nm~30nm。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述保護層的材料為氧化硅。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S101包括：

步驟S1011：提供半導體襯底，在所述半導體襯底上形成STI和偽柵極；

步驟S1012：在所述半導體襯底上形成柵極側壁；

步驟S1013：在所述半導體襯底上形成源極和漏極；

步驟S1014：在所述半導體襯底上形成接觸孔刻蝕阻擋層；

步驟S1015：在所述半導體襯底上形成層間介電層。

7.如權利要求1至6任一項所述的半導體器件的制造方法，其特征在于，在所述步驟S103之后還包括步驟S104：在所述偽柵極原來的位置形成金屬柵極。

8.一種半導體器件，包括半導體襯底以及位于所述半導體襯底上的金屬柵極、接觸孔刻蝕阻擋層、柵極側壁和層間介電層，其特征在于，所述半導體器件還包括位于所述接觸孔刻蝕阻擋層上方的保護層，其中，所述保護層與所述層間介電層處于同一平面。

9.如權利要求8所述的半導體器件，其特征在于，所述保護層的厚度為3nm~30nm。

10.如權利要求8所述的半導體器件，其特征在于，所述保護層的材料為氧化硅。