[發(fā)明專利]分柵式快閃存儲(chǔ)器的PIP電容及制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201210567991.2
• 申請(qǐng)日: 2012-12-24
• 公開（公告）號(hào): CN103021956A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 張雄
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L21/8247
• 分類號(hào): H01L21/8247;H01L21/02;H01L27/115;H01L23/522
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及分柵式快閃存儲(chǔ)器的PIP電容及制備方法。

背景技術(shù)

在目前的半導(dǎo)體產(chǎn)業(yè)中，由多種方法制備電容器，包括MOS電容、PIP(Poly-Insulator-Poly)電容、MIM(Metal-Insulator-Metal)電容等。相對(duì)于MOS電容，PIP電容特性好，線型度強(qiáng)，而且MOS電容需要用熱氧化生長(zhǎng)形成絕緣層，且需要對(duì)該絕緣層進(jìn)行高摻雜。而PIP電容只需要CVD生長(zhǎng)形成絕緣層，制備工藝簡(jiǎn)單且制備效率較高。而MIM電容通常使用器件內(nèi)部的金屬作為該電容的下電極，然后在該下電極上沉積絕緣介質(zhì)層和金屬層，接著依照電容圖形進(jìn)行光刻和刻蝕得到該電容的絕緣介質(zhì)層和上電極，但是為便于其他器件與該電容器件進(jìn)行電連接，需要在該上電極上再制備一層用于供其他器件與該電容連接的金屬層，如此，將會(huì)增加半導(dǎo)體器件的尺寸，阻礙半導(dǎo)體器件向微型化方向發(fā)展。

在公開號(hào)為CN1012909911A(公開日：2008年10月22日)的中國(guó)專利文獻(xiàn)中還能發(fā)現(xiàn)更多的PIP電容的信息。

在現(xiàn)有的分柵式快閃存儲(chǔ)器的工藝中，PIP電容廣泛用于防止噪音和模擬器件的頻率調(diào)制。現(xiàn)有技術(shù)中，請(qǐng)參考圖1和圖2，在分柵式快閃存儲(chǔ)器中形成PIP電容的工藝具體如下：

請(qǐng)參考圖1，在襯底(圖未示)上形成淺溝槽隔離結(jié)構(gòu)101。

請(qǐng)參考圖2，在所述淺溝槽隔離結(jié)構(gòu)101上形成氧化硅層102和下電極多晶硅層103。在所述下電極多晶硅層103上形成氧化硅層104和上電極多晶硅層105。

現(xiàn)有技術(shù)形成的PIP電容器的單位電容值較小，使得PIP電容器占用芯片的面積較大，有礙半導(dǎo)體器件向微型化方向發(fā)展。

發(fā)明內(nèi)容

本發(fā)明解決的問題現(xiàn)有技術(shù)形成的PIP電容器的單位電容值較小，使得PIP電容器占用芯片的面積較大，有礙半導(dǎo)體器件向微型化方向發(fā)展。

為解決上述問題，本發(fā)明提供一種分柵式快閃存儲(chǔ)器的PIP單位電容的制備方法，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括外圍區(qū)和核心區(qū)，所述核心區(qū)用于形成分柵式快閃存儲(chǔ)器的存儲(chǔ)結(jié)構(gòu)，所述外圍區(qū)用于形成分柵式快閃存儲(chǔ)器的外圍電路；

在所述外圍區(qū)的半導(dǎo)體襯底內(nèi)形成隔離結(jié)構(gòu)；

在所述隔離結(jié)構(gòu)中形成至少一個(gè)第一溝槽；

在第一溝槽底部、側(cè)壁、隔離結(jié)構(gòu)表面形成第一多晶硅層，所述第一溝槽內(nèi)的第一多晶硅層圍成第二溝槽；

在第二溝槽底部、側(cè)壁、所述第一多晶硅層表面形成介質(zhì)層，所述第二溝槽內(nèi)的介質(zhì)層圍成第三溝槽；

在所述第三溝槽的底部、側(cè)壁、所述介質(zhì)層表面形成第二多晶硅層。

可選的，所述第三溝槽內(nèi)的第二多晶硅層圍成第四溝槽。

可選的，所述第一多晶硅層與形成核心區(qū)中的字線時(shí)所用到的多晶硅層為同一層。

可選的，所述第一多晶硅層的形成方法為沉積。

可選的，所述介質(zhì)層的材料為氧化硅。

可選的，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。

可選的，在所述隔離結(jié)構(gòu)中形成至少一個(gè)第一溝槽的方法包括：

在所述隔離結(jié)構(gòu)上形成圖形化的光刻膠層，定義第一溝槽的位置，所述圖形化的光刻膠層與去除核心區(qū)部分高度的隔離結(jié)構(gòu)時(shí)所用到的圖形化的光刻膠層為同一層；

以所述圖形化的光刻膠為掩膜對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕，形成第一溝槽。

本發(fā)明還提供了一種PIP單位電容器，位于半導(dǎo)體襯底的外圍區(qū)，所述半導(dǎo)體襯底還具有核心區(qū)，所述核心區(qū)具有所述分柵式快閃存儲(chǔ)器的存儲(chǔ)結(jié)構(gòu)；所述外圍區(qū)的半導(dǎo)體襯底具有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)具有至少一個(gè)第一溝槽；

所述PIP電容包括：

位于所述第一溝槽底部、側(cè)壁和所述隔離結(jié)構(gòu)表面的第一多晶硅層，所述第一溝槽中的第一多晶硅圍成第二溝槽；

位于所述第二溝槽底部、側(cè)壁和所述第二溝槽表面的介質(zhì)層，所述第二溝槽中的介質(zhì)層圍成第三溝槽；

位于所述第三溝槽底部、側(cè)壁和所述介質(zhì)層表面的第二多晶硅層。

可選的，所述第三溝槽內(nèi)的第二多晶硅層圍成第四溝槽。

可選的，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：