[發(fā)明專利]分柵式快閃存儲器的PIP電容及制備方法

在審

• 申請?zhí)枺?/td>: 201210567991.2
• 申請日: 2012-12-24
• 公開（公告）號: CN103021956A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設計）人: 張雄
• 申請（專利權(quán)）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/02;H01L27/115;H01L23/522
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種制備分柵式快閃存儲器的PIP電容的方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底包括外圍區(qū)和核心區(qū)，所述核心區(qū)用于形成分柵式快閃存儲器的存儲結(jié)構(gòu)，所述外圍區(qū)用于形成分柵式快閃存儲器的外圍電路；

在所述外圍區(qū)的半導體襯底內(nèi)形成隔離結(jié)構(gòu)；

在所述隔離結(jié)構(gòu)中形成至少一個第一溝槽；

在第一溝槽底部、側(cè)壁、隔離結(jié)構(gòu)表面形成第一多晶硅層，所述第一溝槽內(nèi)的第一多晶硅層圍成第二溝槽；

在第二溝槽底部、側(cè)壁、所述第一多晶硅層表面形成介質(zhì)層，所述第二溝槽內(nèi)的介質(zhì)層圍成第三溝槽；

在所述第三溝槽的底部、側(cè)壁、所述介質(zhì)層表面形成第二多晶硅層。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第三溝槽內(nèi)的第二多晶硅層圍成第四溝槽。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一多晶硅層與形成核心區(qū)中的字線時所用到的多晶硅層為同一層。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述第一多晶硅層的形成方法為沉積。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述介質(zhì)層的材料為氧化硅。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述隔離結(jié)構(gòu)中形成至少一個第一溝槽的方法包括：

在所述隔離結(jié)構(gòu)上形成圖形化的光刻膠層，定義第一溝槽的位置，所述圖形化的光刻膠層與去除核心區(qū)部分高度的隔離結(jié)構(gòu)時所用到的圖形化的光刻膠層為同一層；

以所述圖形化的光刻膠為掩膜對所述隔離結(jié)構(gòu)進行刻蝕，形成第一溝槽。

8.一種分柵式快閃存儲器的PIP電容，位于半導體襯底的外圍區(qū)，所述半導體襯底還具有核心區(qū)，所述核心區(qū)具有所述分柵式快閃存儲器的存儲結(jié)構(gòu)；

所述外圍區(qū)的半導體襯底具有隔離結(jié)構(gòu)，其特征在于，所述隔離結(jié)構(gòu)具有至少一個第一溝槽；

所述PIP電容包括：

位于所述第一溝槽底部、側(cè)壁和所述隔離結(jié)構(gòu)表面的第一多晶硅層，所述第一溝槽中的第一多晶硅圍成第二溝槽；

位于所述第二溝槽底部、側(cè)壁和所述第二溝槽表面的介質(zhì)層，所述第二溝槽中的介質(zhì)層圍成第三溝槽；

位于所述第三溝槽底部、側(cè)壁和所述介質(zhì)層表面的第二多晶硅層。

9.根據(jù)權(quán)利要求8所述的PIP電容，其特征在于，所述第三溝槽內(nèi)的第二多晶硅層圍成第四溝槽。

10.根據(jù)權(quán)利要求8所述的PIP電容，其特征在于，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。