[發明專利]形成埋入式溝槽的工藝方法

在審

• 申請號: 201210567513.1
• 申請日: 2012-12-24
• 公開（公告）號: CN103903983A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 蔣玲;章宇翔;雷海波;徐云;廖炳隆;馬香柏;楊劍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

技術領域

本發明涉及集成電路制造領域，特別是涉及功率器件中埋入式溝槽的形成工藝方法。

背景技術

在對某種功率器件的測試中發現飽和源漏電流（Idss）下降。漏電產生的原因與埋入式溝槽（Sink）的形成工藝有關。常規的埋入式溝槽的形成工藝如圖1所示，在刻蝕出埋入式溝槽形貌后，經濕法清洗（通常是用酸進行微刻蝕）和干燥，送入LPCVD（低壓化學氣相沉積系統）生長摻雜多晶硅（Dopos?Poly）。通常，在刻蝕出埋入式溝槽形貌后，在酸洗凈和干燥之前，晶圓會經歷一段自然氧化（native?oxidation）的過程，形成一層非常薄的自然氧化層如圖1（1）所示。由于自然氧化層的致密性較差，在后續酸洗凈工藝中受到不同程度的刻蝕后，在摻雜多晶硅和外延層的接觸界面上形成缺陷，造成摻雜多晶硅與外延層直接接觸，產生應力問題，在外延層內形成位錯，從而在漏極和溝槽間形成漏電通道，導致Idss漏電增加，如圖2所示。

發明內容

本發明要解決的技術問題是提供一種形成埋入式溝槽的工藝方法，它可以降低功率器件Idss漏電。

為解決上述技術問題，本發明的形成埋入式溝槽的工藝方法，在刻蝕出埋入式溝槽的形貌后，進行濕法清洗前，包括以下步驟：

1）在埋入式溝槽的底部和側壁生長線性氧化層；

2）干法回刻，去除埋入式溝槽底部的線性氧化層。

所述線性氧化層可以采用快速熱氧化方法或者爐管氧化方法形成。線性氧化層的厚度在

本發明通過快速熱氧化，在摻雜多晶硅與外延層的接觸界面上形成比常規工藝中的自然氧化層更厚、更致密的線性氧化層，這樣就降低了摻雜多晶硅與外延層接觸面的應力，減少了界面缺陷和外延層內的位錯，從而有效降低了Idss漏電。

附圖說明

圖1是埋入式溝槽的常規形成工藝流程示意圖。

圖2是用圖1的常規工藝形成的埋入式溝槽，因多晶硅與外延層界面存在缺陷和位錯，導致Idss漏電。

圖3是本發明實施例的埋入式溝槽的形成工藝流程示意圖。

圖4是本發明實施例步驟1的RTO工藝過程示意圖。

具體實施方式

為對本發明的技術內容、特點與功效有更具體的了解，現結合圖示的實施方式，詳述如下：

本實施例的埋入式溝槽的形成工藝流程請參見圖3所示，在刻蝕出埋入式溝槽的形貌后，進行如下工藝步驟：

步驟1，通過快速熱氧化（RTO）工藝，在溝槽底部和側壁形成的較為致密的線性氧化層（Liner?Oxide），如圖3（1）所示。

如圖4所示，整個RTO過程包括三個階段：升溫，保持溫度在950℃～1000℃10分鐘，降溫冷卻。在整個RTO過程中，持續通入氧氣（流量200sccm）。

步驟2，通過干法回刻工藝，去除溝槽底部縱向的線性氧化層，如圖3（2）所示。刻蝕反應氣體為CF₄，流量50sccm，刻蝕時間10s。

由于干法刻蝕各向異性的特性，在經過干法回刻后，只有溝槽側壁橫向的線性氧化層被保留下來，作為后續填入的摻雜多晶硅與外延層之間的熱氧化膜緩沖層。

步驟3，用酸（APM+SPM）進行濕法清洗，然后干燥，如圖3（3）所示。

步驟4，在溝槽內填入摻雜多晶硅，如圖3（4）所示。

填入的摻雜多晶硅與溝槽底部處的外延層直接接觸，而與溝槽側壁處的外延層則通過熱氧化膜緩沖層間接接觸。

按照上述工藝制備的埋入式溝槽，其線性氧化層的厚度、致密性和均一性均較自然氧化層更高，且高溫修復了酸洗凈對溝槽底部和側壁的損傷以及一些懸掛鍵，因此可有效降低摻雜多晶硅與外延層接觸面的缺陷和應力，減少位錯。對比試驗顯示，用常規工藝形成埋入式溝槽的功率器件，其Idss漏電失效率為0.35%；而用本實施例的工藝方法形成埋入式溝槽的同種功率器件，其Idss漏電失效率為0。可見，用本發明的工藝方法形成埋入式溝槽，能夠極大地減少甚至避免Idss漏電。