[發(fā)明專利]行譯碼電路及存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201210564385.5
• 申請(qǐng)日: 2012-12-21
• 公開（公告）號(hào): CN103077742B
• 公開（公告）日: 2017-02-08
• 發(fā)明（設(shè)計(jì)）人: 楊光軍
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G11C16/06
• 分類號(hào): G11C16/06
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

1.一種行譯碼電路，用于向雙分離柵快閃存儲(chǔ)陣列提供字線操作電壓和控制柵線操作電壓，其特征在于，包括虛擬行譯碼單元、至少一個(gè)行譯碼單元和驅(qū)動(dòng)電壓產(chǎn)生電路，其中，

所述虛擬行譯碼單元包括第一虛擬控制柵線電壓輸出端、第二虛擬控制柵線電壓輸出端和至少一個(gè)虛擬字線電壓輸出端，所述第一虛擬控制柵線電壓輸出端與虛擬存儲(chǔ)陣列中連接每個(gè)存儲(chǔ)單元第一存儲(chǔ)位的控制柵線相連，所述第二虛擬控制柵線電壓輸出端與所述虛擬存儲(chǔ)陣列中連接每個(gè)存儲(chǔ)單元第二存儲(chǔ)位的控制柵線相連，所述至少一個(gè)虛擬字線電壓輸出端分別與所述虛擬存儲(chǔ)陣列中連接各行存儲(chǔ)單元的字線相連，其中，所述虛擬存儲(chǔ)陣列包括所述雙分離柵快閃存儲(chǔ)陣列中的至少一行存儲(chǔ)單元；

所述行譯碼單元包括第一控制柵線電壓輸出端、第二控制柵線電壓輸出端和至少一個(gè)字線電壓輸出端，所述第一控制柵線電壓輸出端與連接對(duì)應(yīng)存儲(chǔ)塊的每個(gè)存儲(chǔ)單元第一存儲(chǔ)位的控制柵線相連，所述第二控制柵線電壓輸出端與連接對(duì)應(yīng)存儲(chǔ)塊的每個(gè)存儲(chǔ)單元第二存儲(chǔ)位的控制柵線相連，所述至少一個(gè)字線電壓輸出端分別與連接對(duì)應(yīng)存儲(chǔ)塊的各行存儲(chǔ)單元的字線相連，其中，所述存儲(chǔ)塊包括所述雙分離柵快閃存儲(chǔ)陣列中的至少一行存儲(chǔ)單元；

所述驅(qū)動(dòng)電壓產(chǎn)生電路用于向所述第一控制柵線電壓輸出端和所述第二控制柵線電壓輸出端提供第三驅(qū)動(dòng)電壓，所述驅(qū)動(dòng)電壓產(chǎn)生電路包括：第一分壓?jiǎn)卧⒌诙謮簡(jiǎn)卧⒌谝槐容^單元、第二比較單元、控制單元和選擇單元；

所述第一分壓?jiǎn)卧糜趯?duì)所述第一虛擬控制柵線電壓輸出端的電壓進(jìn)行分壓，以獲得第一分壓電壓；所述第二分壓?jiǎn)卧糜趯?duì)所述第二虛擬控制柵線電壓輸出端的電壓進(jìn)行分壓，以獲得第二分壓電壓；

所述第一比較單元用于對(duì)所述第一分壓電壓和基準(zhǔn)電壓進(jìn)行比較，輸出第一比較結(jié)果；所述第二比較單元用于對(duì)所述第二分壓電壓和所述基準(zhǔn)電壓進(jìn)行比較，輸出第二比較結(jié)果；

所述控制單元用于根據(jù)輸入的所述第一比較結(jié)果和所述第二比較結(jié)果輸出控制信號(hào)；所述選擇單元用于在所述控制信號(hào)的控制下選擇第一電壓或第二電壓作為所述第三驅(qū)動(dòng)電壓輸出，所述第一電壓高于所述第二電壓，所述第二電壓高于所述基準(zhǔn)電壓。

2.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述行譯碼單元還包括：控制柵線譯碼單元和至少一個(gè)字線譯碼單元。

3.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第一分壓?jiǎn)卧ǘ鄠€(gè)串聯(lián)PMOS管，各PMOS管的柵極與漏極連接、襯底與源極連接。

4.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第二分壓?jiǎn)卧ǘ鄠€(gè)串聯(lián)PMOS管，各PMOS管的柵極與漏極連接、襯底與源極連接。

5.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第一比較單元包括第一比較器，其正端輸入所述第一分壓電壓，負(fù)端輸入所述基準(zhǔn)電壓，使能端輸入第一使能信號(hào)。

6.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第二比較單元包括第二比較器，其正端輸入所述第二分壓電壓，負(fù)端輸入所述基準(zhǔn)電壓，使能端輸入第二使能信號(hào)。

7.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述控制單元為或門。

8.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述選擇單元在所述控制信號(hào)為低電平時(shí)，選擇所述第一電壓作為所述第三驅(qū)動(dòng)電壓輸出；所述選擇單元在所述控制信號(hào)為高電平時(shí)，選擇所述第二電壓作為所述第三驅(qū)動(dòng)電壓輸出。

9.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述選擇單元為電壓選擇器。

10.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第一電壓由電荷泵電路提供。

11.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述第二電壓由電荷泵電路提供。

12.根據(jù)權(quán)利要求1所述的行譯碼電路，其特征在于，所述基準(zhǔn)電壓為所述第二電壓的1/3倍。

13.一種存儲(chǔ)器，包括雙分離柵快閃存儲(chǔ)陣列，其特征在于，還包括權(quán)利要求1至12任一項(xiàng)所述的行譯碼電路。