[發明專利]具有提高的掩模選擇比的蝕刻有效
| 申請號: | 201210563858.X | 申請日: | 2012-12-21 |
| 公開(公告)號: | CN103208420A | 公開(公告)日: | 2013-07-17 |
| 發明(設計)人: | 阿南塔·因德拉坎提;拉金德爾·迪恩賽 | 申請(專利權)人: | 朗姆研究公司 |
| 主分類號: | H01L21/311 | 分類號: | H01L21/311;H01J37/32 |
| 代理公司: | 上海勝康律師事務所 31263 | 代理人: | 李獻忠 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 提高 選擇 蝕刻 | ||
1.一種在等離子體處理室中在布置于掩模下的電介質蝕刻層中蝕刻特征的方法,其包括:
使蝕刻氣體流入所述等離子體處理室內;
在所述特征的所述蝕刻期間,將頂部外側電極保持在至少150℃的溫度;
使所述蝕刻氣體形成等離子體,所述等離子體蝕刻所述蝕刻層。
2.根據權利要求1所述的方法,其中所述蝕刻氣體流入到流出所述等離子體處理室的時間少于12毫秒。
3.根據權利要求2所述的方法,還包括保持在至少20毫乇的壓強。
4.根據權利要求3所述的方法,還包括提供至少為1500伏的偏壓。
5.根據權利要求4所述的方法,其中,所述使所述蝕刻氣體形成所述等離子體使用電容耦合以使所述蝕刻氣體形成所述等離子體。
6.根據權利要求5所述的方法,其中,所述電容耦合通過底部電極提供功率,并且其中所述頂部中央電極和所述頂部外側電極接地。
7.根據權利要求6所述的方法,還包括設置大于4的接地面積與功率供給面積的比。
8.根據權利要求7所述的方法,其中,所述使所述蝕刻氣體形成所述等離子體提供至少360秒的穩定狀態。
9.根據權利要求8所述的方法,其中,所述特征中的一些具有至少為30:1的深寬比并且CD不超過35納米。
10.根據權利要求1所述的方法,其中,所述掩模是硅。
11.根據權利要求10所述的方法,其中,所述電介質層是氮化硅或氧化硅中的至少一種。
12.根據權利要求11所述的方法,其中,所述電介質層是氮化硅和氧化硅雙層。
13.根據權利要求12所述的方法,其中,所述特征中的一些具有至少為30:1的深寬比并且CD不超過35納米。
14.根據權利要求13所述的方法,其中,所述特征中的一些具有至少為50:1的深寬比并且其中不到1%的所述特征有蝕刻停止。
15.根據權利要求1所述的方法,還包括保持在至少20毫乇的壓強。
16.根據權利要求1所述的方法,還包括提供至少為1500伏的偏壓。
17.根據權利要求1所述的方法,還包括設置大于4的接地面積與功率供給面積的比。
18.根據權利要求11所述的方法,其中,所述特征中的一些具有至少為30:1的深寬比且CD不超過35納米。
19.根據權利要求18所述的方法,其中,所述特征中的一些具有至少為50:1的深寬比并且其中不到1%的所述特征有蝕刻停止。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于朗姆研究公司,未經朗姆研究公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210563858.X/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





