[發明專利]封裝結構及其制作方法

有效

• 申請號: 201210561158.7
• 申請日: 2012-12-21
• 公開（公告）號: CN103887263A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: 李泰求
• 申請（專利權）人: 宏啟勝精密電子(秦皇島)有限公司;臻鼎科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/58;H01L21/60
• 代理公司: 深圳市鼎言知識產權代理有限公司 44311
• 代理人: 哈達

技術領域

本發明涉及一種半導體封裝技術，特別涉及一種封裝結構及其制作方法。

背景技術

隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般通過層疊制作方法制成。在傳統的層疊制作方法中，為了實現高密度集成及小面積安裝，通常通過直徑為200微米至300微米的焊球將上下兩個封裝器件電連接。現有技術中使用焊球進行電性接合時，需要考量焊球體積，使得封裝器件上與焊球對應之焊墊盤面積無法有效縮小。因此，以往利用焊球達成電性連接的方式，已難以符合fine-pitch產品型態的發展。

發明內容

本發明提供一種具有較小封裝體積的封裝結構及其制作方法。

一種封裝結構，其包括承載基板、第一連接基板、第一芯片、介電膠片、第二芯片及第二連接基板，所述承載基板具有第一電性接觸墊及第二電性接觸墊，所述第一連接基板具有第三電性接觸墊及與第一電性接觸墊一一對應的第四電性接觸墊，每個所述第四電性接觸墊與對應的第一電性接觸墊相互電導通，所述第一芯片具有與第三電性接觸墊一一對應的第一電極墊，每個所述第一電極墊與對應的第三電性接觸墊相互電導通，所述第二芯片通過介電膠片與第一芯片相互連結，所述第二芯片具有第二電極墊，所述第二連接基板具有與第二電極墊一一對應的第五電性接觸墊及與第二電性接觸墊一一對應的第六電性接觸墊，每個所述第五電性接觸墊與第二電極墊一一對應電導通，每個第六電性接觸墊與對應的第二電性接觸墊相互電導通。

一種封裝結構的制作方法，包括步驟：提供封裝基板、第一連接基板、第一芯片、介電膠片、第二芯片及第二連接基板，所述承載基板具有第一電性接觸墊及第二電性接觸墊，所述第一連接基板具有第三電性接觸墊及與第一電性接觸墊一一對應的第四電性接觸墊，所述第一芯片具有與第三電性接觸墊一一對應的第一電極墊，所述第二芯片具有第二電極墊，所述第二連接基板具有與第二電極墊一一對應的第五電性接觸墊及與第二電性接觸墊一一對應的第六電性接觸墊；將每個所述第四電性接觸墊與對應的第一電性接觸墊相互電導通，以將所述第一連接基板貼裝于封裝基板；將每個所述第一電極墊與對應的第三電性接觸墊相互電導通，以將第一芯片貼裝于第一連接基板；在所述第一芯片遠離第一連接基板的表面貼合介電膠片；在介電膠片遠離第一芯片的一側貼合第二芯片；每個所述第五電性接觸墊與第二電極墊一一對應電導通，以將第二連接基板貼裝于第二芯片；以及將每個第二連接基板的第六電性接觸墊與對應的封裝基板的第二電性接觸墊之間相互電導通。

一種封裝結構的制作方法，包括步驟：提供封裝基板、第一連接基板、第一芯片、介電膠片、第二芯片及第二連接基板，所述承載基板具有第一電性接觸墊及第二電性接觸墊，所述第一連接基板具有第三電性接觸墊及與第一電性接觸墊一一對應的第四電性接觸墊，所述第一芯片具有與第三電性接觸墊一一對應的第一電極墊，所述第二芯片具有第二電極墊，所述第二連接基板具有與第二電極墊一一對應的第五電性接觸墊及與第二電性接觸墊一一對應的第六電性接觸墊；將每個所述第一電極墊與對應的第三電性接觸墊相互電導通，以將第一芯片貼裝于第一連接基板；將每個所述第四電性接觸墊與對應的第一電性接觸墊相互電導通，以將所述第一連接基板貼裝于封裝基板；將每個所述第五電性接觸墊與第二電極墊一一對應電導通，以將第二連接基板貼裝于第二芯片；在所述第一芯片遠離第一連接基板的表面貼合介電膠片；在介電膠片遠離第一芯片的一側貼合第二芯片；以及將每個第二連接基板的第六電性接觸墊與對應的封裝基板的第二電性接觸墊之間相互電導通。

本技術方案提供的封裝結構，分別采用一個連接基板與一個芯片進行封裝形成的堆疊式的封裝結構，并將每個連接基板與封裝基板進行電導通。相比于現有技術中將兩個封裝體采用較大錫球進行導通的方式，可以減小封裝結構的體積。

附圖說明

圖1為本技術方案實施例提供的封裝結構的剖面示意圖。

圖2為本技術方案提供的第一連接基板的另一結構的剖面示意圖。

圖3為將第一連接基板貼裝于封裝基板后的剖面示意圖。

圖4為圖3的第一連接基板上貼裝第一芯片后的剖面示意圖。

圖5為圖4的第一芯片上貼合介電膠片后的剖面示意圖。

圖6為圖5的介電膠片連結第二芯片后的剖面示意圖。

圖7為圖6的第二芯片上貼裝第二連接基板后的剖面示意圖。

圖8為圖7的第二連接基板與封裝基板之間形成鍵合線后的剖面示意圖。