[發明專利]包括多芯片的半導體封裝和具有半導體封裝的存儲系統

有效

• 申請號: 201210559319.9
• 申請日: 2012-12-20
• 公開（公告）號: CN103178056B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 高在范
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/02;G11C19/28
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 石卓瓊,俞波

相關申請的交叉引用

本申請要求2011年12月21日提交的韓國專利申請No.10-2011-0139601的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例系涉及一種半導體封裝，且更具體而言涉及一種包括多芯片的半導體封裝。

背景技術

近來，需要半導體器件能夠在短時間內儲存大量數據或處理大量數據。另外，能夠執行多種功能的半導體器件已逐漸增加。因此，根據在一個半導體封裝中層疊多個執行相同功能或不同功能的芯片的方法來制造半導體器件。

圖1是解釋在包括多個芯片的封裝中的阻抗匹配操作的圖。

參見圖1，集成電路系統包括控制器芯片110和包括多個芯片121至124的半導體封裝120。

控制器芯片110用作對設置在封裝120中的多個芯片121至124進行控制的控制器。所述多個芯片121至124是指基于控制器芯片110的控制來執行特定操作的芯片。例如，控制器芯片110可包括存儲器控制器，且芯片121至124每個都可以包括存儲器。

在控制器芯片110與封裝120之間提供I/O通道I/O CHANNEL以傳送和接收信號（數據）。I/O通道I/O CHANNEL與所有的芯片121至124連接，且芯片121至124每個都經由I/O通道I/O CHANNEL與控制器芯片110交換信號。圖1說明I/O通道I/OCHANNEL由N個線路構成。

芯片選擇信號CS0至CS3分別被分配給封裝120中的多個芯片121至124。每個芯片選擇信號CS0至CS3決定所述多個芯片121至124中的哪個芯片要與控制器芯片110交換信號。例如，當芯片選擇信號CS2被激活時，芯片123基于控制器芯片110的控制經由I/O通道I/O CHANNEL來傳送和接收信號。

各個芯片121和124中存儲有它們的阻抗設定，且各個芯片121和124分別包括提供在其中的終結電路141至144。終結電路141至144被配置成使I/O通道I/O CHANNEL終結至所儲存的阻抗設定以具有阻抗匹配。當分配給各個芯片121至124的終結信號ODT0至ODT3被激活時，執行終結電路141至144的終結操作。所述多個芯片121至124可以具有不同的阻抗設定，且可以同時執行各個芯片121至124的終結操作。例如，可將芯片121的阻抗設定設定為60Ω，且可將芯片122的阻抗設定設定為120Ω。當終結信號ODT0被激活時，芯片121的終結電路141使I/O通道I/O CHANNEL終結至60Ω，當終結信號ODT1被激活時，芯片122的終結電路142使I/O通道I/O CHANNEL終結至120Ω。此外，當終結信號ODT0和終結信號ODT1被同時激活時，芯片121和122的終結電路141和142同時終結I/O通道I/O CHANNEL。因此，I/O通道I/OCHANNEL被終結至40Ω——即60與120Ω的并聯阻抗值。

即，當I/O通道I/O CHANNEL與封裝120中的各個芯片121至124連接且如圖1所示在各個芯片121至124中設置終結電路141至144時，控制器芯片110可以設定各個芯片121至124的不同阻抗值，且可通過在多個芯片中選擇終結操作被使能的芯片來控制終結操作被使能的芯片的數目。因此，可以自由地控制I/O通道I/O CHANNEL所終結到的阻抗值。

發明內容

本發明的示例性實施例涉及一種用于在主芯片和從芯片被設置在封裝中時不同地設定或自由地控制主芯片和從芯片的終結阻抗值的技術。

根據本發明的一個示例性實施例，一種封裝包括：主芯片，所述主芯片包括被配置成儲存主芯片的阻抗設定和從芯片的阻抗設定的儲存電路以及用于與封裝的外部匹配阻抗的終結電路；以及與主芯片連接的從芯片，其中如果從芯片的終結操作被激活，則主芯片的終結電路使用從芯片的阻抗設定來執行阻抗匹配操作。

如果主芯片的終結操作被激活，則主芯片的終結電路可使用主芯片的阻抗設定來執行阻抗匹配操作。此外，主芯片還可以包括阻抗控制電路，所述阻抗控制電路被配置成接收主芯片的阻抗設定或從芯片的阻抗設定并且產生阻抗值，在主芯片的終結操作和從芯片的終結操作被同時激活的情況下，主芯片的終結電路使用由阻抗控制電路產生的阻抗值來執行阻抗匹配操作。