[發(fā)明專利]包括多芯片的半導體封裝和具有半導體封裝的存儲系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210559319.9
• 申請日: 2012-12-20
• 公開（公告）號: CN103178056B
• 公開（公告）日: 2017-05-31
• 發(fā)明（設計）人: 高在范
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/02;G11C19/28
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務所(普通合伙)11363
• 代理人: 石卓瓊,俞波

1.一種半導體封裝，包括：

主芯片，所述主芯片包括被配置成儲存所述主芯片的阻抗設定和從芯片的阻抗設定的儲存電路以及用于與所述封裝的外部匹配阻抗的終結(jié)電路；以及

所述從芯片，所述從芯片與所述主芯片連接，

其中，所述主芯片接收所述主芯片的終結(jié)信號和所述從芯片的終結(jié)信號，以及

其中，如果所述從芯片的終結(jié)信號被激活，則所述主芯片的所述終結(jié)電路而不是所述從芯片使用所述從芯片的阻抗設定來執(zhí)行阻抗匹配操作。

2.如權(quán)利要求1所述的半導體封裝，其中，如果所述主芯片的終結(jié)信號被激活，則所述主芯片的所述終結(jié)電路使用所述主芯片的阻抗設定來執(zhí)行阻抗匹配操作。

3.如權(quán)利要求2所述的半導體封裝，其中，所述主芯片還包括阻抗控制電路，所述阻抗控制電路被配置成接收所述主芯片的阻抗設定和所述從芯片的阻抗設定并且產(chǎn)生阻抗值，在所述主芯片的終結(jié)信號和所述從芯片的終結(jié)信號被同時激活的情況下，所述主芯片的終結(jié)電路使用由所述阻抗控制電路產(chǎn)生的阻抗值來執(zhí)行阻抗匹配操作。

4.如權(quán)利要求3所述的半導體封裝，其中，針對所述主芯片和所述從芯片，所述主芯片與所述封裝的外部交換信號。

5.一種半導體封裝，包括：

主芯片，所述主芯片包括被配置成儲存所述主芯片的阻抗設定和多個從芯片的阻抗設定的儲存電路以及用于與所述封裝的外部匹配阻抗的終結(jié)電路；以及

所述多個從芯片，所述多個從芯片與所述主芯片連接，

其中，所述主芯片接收所述主芯片的終結(jié)信號和所述多個從芯片的終結(jié)信號，以及

其中，如果所述多個從芯片中的一個從芯片的終結(jié)信號被激活，則所述主芯片的所述終結(jié)電路而不是所述一個從芯片使用所述從芯片的阻抗設定來執(zhí)行阻抗匹配操作。

6.如權(quán)利要求5所述的半導體封裝，其中，如果所述主芯片的終結(jié)信號被激活，則所述主芯片的終結(jié)電路使用所述主芯片的阻抗設定來執(zhí)行阻抗匹配操作。

7.如權(quán)利要求6所述的半導體封裝，其中，所述主芯片還包括阻抗控制電路，所述阻抗控制電路被配置成接收所述主芯片的阻抗設定和所述從芯片的阻抗設定并且產(chǎn)生通過計算終結(jié)信號被激活的芯片的阻抗值所獲得的阻抗值，如果兩個或多個芯片的終結(jié)信號被同時激活，則所述主芯片的終結(jié)電路使用由所述阻抗控制電路產(chǎn)生的阻抗值來執(zhí)行阻抗匹配操作。

8.如權(quán)利要求7所述的封裝，其中，由所述阻抗控制電路執(zhí)行的計算包括并聯(lián)計算。

9.如權(quán)利要求5所述的封裝，其中，針對所述主芯片和所述從芯片，所述主芯片與所述封裝的外部交換信號。

10.一種半導體封裝，包括：

主芯片；

從芯片；以及

通道，所述通道被配置成聯(lián)系所述主芯片和所述從芯片，

其中所述主芯片包括：儲存電路，所述儲存電路被配置成儲存所述主芯片的I/O參數(shù)和所述從芯片的I/O參數(shù)；以及接收/傳送電路，所述接收/傳送電路被配置成從所述封裝的外部接收經(jīng)由所述通道傳送的所述主芯片的數(shù)據(jù)和所述從芯片的數(shù)據(jù)，將經(jīng)由所述通道傳送的所述主芯片的數(shù)據(jù)和所述從芯片的數(shù)據(jù)傳輸至所述封裝的外部，且

當從所述封裝的外部接收所述從芯片的數(shù)據(jù)以及將所述從芯片的數(shù)據(jù)傳輸至所述封裝的外部時，所述接收/傳送電路使用所述從芯片的I/O參數(shù)來接收/傳送數(shù)據(jù)。

11.如權(quán)利要求10所述的半導體封裝，其中，當從所述封裝的外部接收所述主芯片的數(shù)據(jù)以及將所述主芯片的數(shù)據(jù)傳輸至所述封裝的外部時，所述接收/傳送電路使用所述主芯片的I/O參數(shù)來接收/傳送數(shù)據(jù)。

12.如權(quán)利要求10或11所述的半導體封裝，其中，所述主芯片和所述從芯片都包括存儲器件，且

所述I/O參數(shù)包括CAS潛伏時間。