[發明專利]一種使用FPGA實現SV數據32位尋址訪問的方法

有效

• 申請號: 201210559297.6
• 申請日: 2012-12-20
• 公開（公告）號: CN103037032A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 肖正強;侯志光;袁海濤;胡炯;周濤;陳秋榮;徐萬方;肖鯤;房同忠
• 申請（專利權）人: 北京四方繼保自動化股份有限公司
• 主分類號: H04L29/12
• 分類號: H04L29/12;H04L29/06
• 代理公司: 北京金闕華進專利事務所(普通合伙) 11224
• 代理人: 吳鴻維

技術領域

本發明涉及智能變電站過程層數字化技術領域，特別是采用ASN.1編碼規則的SV數據。

背景技術

SV(sample?value)是智能電網中，智能變電站過程層傳輸的數字化采樣數據簡稱。基于以太網IEEE802.3的SV以太網數據，傳輸采樣頻率等于或大于4000Hz/s，要求接收方有較強的數據處理能力。

現有技術主要使用普通的8位尋址處理器，按照IEC61850-9-2協議，逐個字節進行抽象語法記法1、即ASN.1特征識別和解碼，解碼效率不高，且普通的8位尋址處理器在數據處理上亦遠遜于專門的32位尋址的DSP數據處理器。

若使用32位尋址且有較大片內緩存的DSP，要求所有數據的存儲地址都是按照32位對齊。因為按照32位對齊后，一個讀周期就能將需要處理的數據取走。為了實現所有數據按照32位對齊，一般通過編寫DSP應用軟件方法，將符合IEC61850-9-2協議的SV以太網數據拆分和重新組合形成32位對齊數據，該方法不僅增加了DSP應用軟件的難度和復雜度，并且引起解碼效率的大幅下降，導致使用該DSP處理SV數據整體性能不佳。

發明內容

為了克服上述現有技術的不足，本發明提供了一種使用可編程邏輯陣列FPGA實現采樣值SV數據32位尋址訪問的方法，在高性能的純32位尋址的DSP前級加一個FPGA進行IEC61850-9-2協議的SV以太網數據重組，向DSP提供可直接32位尋址的數據，充分利用純32位尋址的DSP的數據處理能力。

本發明所采用的技術方案是：使用FPGA，根據IEC61850-9-2協議的SV數據特征，以太網幀頭按照32位對齊，進行重組；SV數據中的應用協議數據單元APDU根據其編碼規則ASN.1的特征進行重組，形成32位對齊數據；再將重組后的數據將由純32位尋址的DSP進行數據讀取處理。

一種使用可編程邏輯陣列FPGA實現采樣值SV數據32位尋址訪問的方法，該方法使用FPGA將接收到IEC61850-9-2協議SV數據轉化為純32位尋址處理器可直接讀取的數據；其特征在于，所述方法包括以下步驟：

（1）采用一個可編程邏輯陣列FPGA接收以太網數據；

（2）所述FPGA將接收到的以太網數據通過以太網報文類型碼進行篩選，報文類型碼為0x88BA的數據是SV數據，對于報文類型碼為0x88BA的SV數據通過步驟（3）和步驟（4）進一步處理；

（3）將SV數據中的以太網幀頭內容按單元分配32位對齊的存儲單元，進行數據拷貝，不足32位部分用0補齊，然后存儲在內存中，其中，介質訪問控制數據占3個32位單元，其它數據各占1個32位單元，所述以太網幀頭內容包括以下數據：介質訪問控制數據MAC、優先級和標記Priority?&?tagged、報文類型碼Ethertype、應用標識APPID、長度Length、保留字Reserved；

（4）將SV數據中的應用協議數據單元APDU進行32位對齊重組，其處理方法為：根據IEC61850-9-2協議，SV數據中的應用協議數據單元APDU由多個按照抽象語法記法1、即ASN.1編碼規則的數據單元組合而成。將每個按照ASN.1編碼規則的數據單元的標記Tag和長度Length組成一個32位數據并且分配一個32位對齊單元存儲，數據值Value從下一個32位單元開始存儲；如果數據值Value中又嵌套了按照ASN.1編碼規則的數據單元，則重新根據上述規則進行處理；

（5）所述FPGA將根據步驟（3）和（4）重組后的SV數據（該數據均按照32位對齊進行了存儲）傳輸給數據處理器DSP，由DSP進行數據讀取。

本發明具有以下有益技術效果：

通過FPGA，將SV數據重組為32位對齊的存儲，能最大發揮DSP的性能，并且大大簡化了DSP應用軟件的難度和復雜度。解決了通過編寫DPS應用軟件進行拆分和重新整合方法處理網絡字節序的SV數據方法引起的效率大幅下降問題，能提升解碼效率5-10倍。

附圖說明

圖1為本申請使用FPGA實現SV數據32位尋址訪問的方法處理流程圖；

圖2為IEC61850-9-2中的SV報文幀格式；

圖3為SV數據的APDU格式（每個數據單元均使用ASN.1編碼規則）；

圖4為IEC61850-9-2中的ASN.1編碼規則。

具體實施方式

下面結合附圖對本發明進一步說明。