[發明專利]一種使用FPGA實現SV數據32位尋址訪問的方法

有效

• 申請號: 201210559297.6
• 申請日: 2012-12-20
• 公開（公告）號: CN103037032A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 肖正強;侯志光;袁海濤;胡炯;周濤;陳秋榮;徐萬方;肖鯤;房同忠
• 申請（專利權）人: 北京四方繼保自動化股份有限公司
• 主分類號: H04L29/12
• 分類號: H04L29/12;H04L29/06
• 代理公司: 北京金闕華進專利事務所(普通合伙) 11224
• 代理人: 吳鴻維

1.一種使用可編程邏輯陣列FPGA實現采樣值SV數據32位尋址訪問的方法，該方法使用FPGA將接收到IEC61850-9-2協議SV數據轉化為純32位尋址處理器可直接讀取的數據；其特征在于，所述方法包括以下步驟：

（1）采用一個可編程邏輯陣列FPGA接收以太網數據；

（2）所述FPGA將接收到的以太網數據通過以太網報文類型碼進行篩選，報文類型碼為0x88BA的數據是SV數據，對于報文類型碼為0x88BA的SV數據通過以下步驟進一步處理；

（3）將SV數據中的以太網幀頭內容按單元分配32位對齊的存儲單元，進行數據拷貝，不足32位部分用0補齊，然后存儲在內存中，其中，介質訪問控制數據占3個32位單元，其它數據各占1個32位單元，所述以太網幀頭內容包括以下數據：介質訪問控制數據MAC、優先級和標記Priority?&?tagged、報文類型碼Ethertype、應用標識APPID、長度Length、保留字Reserved；

（4）將SV數據中的應用協議數據單元APDU進行32位對齊重組，其處理方法為：根據IEC61850-9-2協議，SV數據中的應用協議數據單元APDU由多個按照抽象語法記法1、即ASN.1編碼規則的數據單元組合而成，將每個按照ASN.1編碼規則的數據單元的標記Tag和長度Length組成一個32位數據并且分配一個32位對齊單元存儲，數據值Value從下一個32位單元開始存儲；如果數據值Value中又嵌套了按照ASN.1編碼規則的數據單元，則重新根據上述規則進行處理；

（5）所述FPGA將根據步驟（3）和（4）重組后的SV數據傳輸給數據處理器DSP，由DSP進行數據讀取，其中重組后的SV數據均按照32位對齊進行了存儲。

2.根據權利要求1所述的使用FPGA實現SV數據32位尋址訪問的方法，其特征在于：

根據ASN.1單元編碼規則，將SV數據轉化為32位對齊的特征數據，供后級純32位尋址處理器可直接讀取的數據，用于符合IEC61850-9-2協議數字化采樣值的處理。