[發明專利]一種基于鍵合技術的三維集成功率半導體及其制作工藝

有效

• 申請號: 201210559200.1
• 申請日: 2012-12-20
• 公開（公告）號: CN103035643A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 傅興華;馬奎;楊發順;林潔馨
• 申請（專利權）人: 貴州大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249;H01L21/762
• 代理公司: 貴陽中新專利商標事務所 52100
• 代理人: 吳無懼

1.一種基于鍵合技術的三維集成功率半導體，它包括襯底（1）、隔離層（2）、埋層（3）、工作層（4）和隔離槽（5），隔離層（2）位于襯底（1）上，埋層（3）位于隔離層（2）上，工作層（4）位于埋層（3）上，隔離槽（5）位于工作層（4）左右側，其特征在于：在隔離層（2）上開有網狀窗口（6），網狀窗口（6）由SiO_??2和多晶硅間隔組成，網狀窗口（6）位于隔離層（2）與VDMOS對應的區域。

2.根據權利要求1所述的一種基于鍵合技術的三維集成功率半導體，其特征在于：隔離槽（5）包括SiO_??2和多晶硅，?SiO_??2附著在多晶硅兩側。

3.權利要求1所述的基于鍵合技術的三維集成功率半導體的制作工藝，它包括下述步驟：

步驟1、硅片選取，選取一塊雜質濃度在19次方數量級以上的重摻雜硅片和一塊輕摻雜硅片；

步驟2、輕摻雜硅片拋光氧化及注入，在輕摻雜硅片的拋光面進行長薄氧化后，進行大面積N+(或P+)注入；

步驟3、退火氧化，將輕摻雜硅片注入層經過退火氧化形成一定厚度的SiO_??2或SiO_??2+多晶硅；

步驟4、光刻挖槽回填，光刻掉槽區的SiO_??2后進行挖槽回填，回填介質為SiO_??2或SiO_??2+多晶硅，并使硅片表面平坦；

步驟5、網狀窗口加工，在硅片上與VDMOS對應的區域將SiO_??2刻蝕出柵格或網狀窗口，并在窗口內淀積多晶硅，將刻蝕的窗口完全填滿，并去除硅片表面的多晶硅并使硅片表面平坦；

步驟6、鍵合，將輕摻雜硅片和重摻雜硅片的鍵合面清洗去除自然氧化層后，將二塊硅片鍵合在一起；

步驟7、將鍵合后的二塊硅片中的輕摻雜硅片進行研磨和拋光，將輕摻雜硅片的厚度減至器件參數要求的厚度；

步驟8、在輕摻雜硅片上進行N+或P+穿透的套刻、刻蝕、注入及退火；

步驟9、完成步驟8后，在輕摻雜硅片上進行P阱或N阱的套刻、注入及退火；

步驟10、步驟9完成后進行場氧化和有源區光刻及刻蝕；

步驟11、VDMOS的厚柵氧化層和低壓MOS薄柵氧化層的生成，淀積多晶硅、多晶硅光刻、刻蝕和氧化；

步驟12、用自對準工藝制作VDMOS溝道的P-襯底區域，同時制作出NPN晶體管的基區、PNP晶體管的發射區和集電區；

步驟13、制作齊納二極管的P+區域，同時制作出VDMOS的場限環；

步驟14、對各個區域引線孔對應的位置進行重摻雜；

步驟15、淀積二氧化硅并進行增密、光刻引線孔、淀積金屬層并反刻金屬、硅片表面鈍化；

步驟16、開出壓焊點以及測試點對應的鈍化窗口、減薄SOI材料中重摻雜一側的厚度和晶圓背面金屬化操作。