[發(fā)明專利]對層間電介質(zhì)進(jìn)行可靠性分析的測試結(jié)構(gòu)及測試方法

有效

• 申請?zhí)枺?/td>: 201210558925.9
• 申請日: 2012-12-20
• 公開（公告）號: CN103887280A
• 公開（公告）日: 2014-06-25
• 發(fā)明（設(shè)計）人: 蘇捷峰;李德勇;郭曉超
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/12
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，涉及一種測試互連結(jié)構(gòu)可靠性的結(jié)構(gòu)和方法，特別是涉及一種對層間電介質(zhì)進(jìn)行可靠性分析的測試結(jié)構(gòu)及測試方法。

背景技術(shù)

集成電路已經(jīng)從制造于單個硅芯片上的屈指可數(shù)的互連器件發(fā)展到上百萬的器件。常規(guī)集成電路所提供的性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超出最初的想象。為了提高復(fù)雜度和電路密度(即能夠封裝于給定芯片面積中的器件的數(shù)量)，最小的器件特征尺寸(也稱為器件“幾何尺寸”)已隨著每代集成電路而變得越來越小。

由于集成電路制造中所使用的每個工藝均具有限度，因此，將器件制造得更小是非常有挑戰(zhàn)性的。集成電路中，作為常規(guī)隔離應(yīng)用的淺溝道隔離(Shallow?Trench?Isolation，STI)也在不斷地向更小的尺寸發(fā)展，而較差的隔離會引發(fā)集成電路中工藝冗余不足，從而導(dǎo)致集成電路可靠性性能下降，器件也將無法正常工作。因此集成電路中的隔離的可靠性越來越成為決定集成電路有效的重要指標(biāo)之一，尤其是多晶硅結(jié)構(gòu)(poly)與接觸線(contact)之間的隔離的可靠性性能。

在集成電路器件結(jié)構(gòu)中，層間電介質(zhì)(Inter?Layer?Dielectric，ILD)是指金屬間的絕緣層，一般由SiO₂等非導(dǎo)電性材料組成，其作用是使同層或異層電路結(jié)構(gòu)之間相互隔離。層間電介質(zhì)的可靠性對于半導(dǎo)體器件的性能是至關(guān)重要的，通常要求其在長時間或特定的工作條件下具有良好的抗擊穿性能。

因此，目前采用測試結(jié)構(gòu)對預(yù)計在施加了電位差的器件中的層間電介質(zhì)進(jìn)行可靠性估計的測試，該測試包括在芯片表面上向測試結(jié)構(gòu)施加電壓。這些測試結(jié)構(gòu)并不是打算用于在芯片的實際工作中運(yùn)行的，其存在僅僅是為了使得能夠施加電壓以對預(yù)計會發(fā)生的不期望的層間電介質(zhì)擊穿情況進(jìn)行評估，從而進(jìn)行層間電介質(zhì)的可靠性檢測。

對于多晶硅結(jié)構(gòu)(poly)與接觸線(contact)之間的層間電介質(zhì)的可靠性測試，目前無法在芯片的成品率測試(Circuit?Probing)中進(jìn)行檢測，原因在于芯片成品率測試中只能通過功能測試檢測出影響芯片工作的功能性問題(例如意外導(dǎo)通)，因此，只能依據(jù)產(chǎn)品級可靠性測試(Product?Reliability?Test)，即對經(jīng)過封裝后的晶圓進(jìn)行測試，來驗證層間電介質(zhì)的可靠性，不僅耗時而且會導(dǎo)致成本提升。

為了降低成本及減少耗時，現(xiàn)有的測試結(jié)構(gòu)多數(shù)采用制程級的可靠性測試(ProcessReliability?Test)，如專利(申請?zhí)枺篊N200810033131.4)是對金屬化層中位于金屬條間的層間電介質(zhì)進(jìn)行可靠性測試，但這種測試結(jié)構(gòu)無法用于對位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間的層間電介質(zhì)進(jìn)行可靠性測試，換言之，現(xiàn)有的晶圓級可靠性測試(Wafer?Level?ProcessReliability?Test)，無法測試位于金屬化層之下的的層間電介質(zhì)的可靠性，其中，所述層間電介質(zhì)是位于多晶硅結(jié)構(gòu)(poly)與接觸線(contact)之間的層間電介質(zhì)，且所述多晶硅結(jié)構(gòu)及接觸線位于所述金屬化層之下。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種對層間電介質(zhì)進(jìn)行可靠性分析的測試結(jié)構(gòu)及測試方法，用于填補(bǔ)現(xiàn)有技術(shù)中對位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間的層間電介質(zhì)進(jìn)行可靠性測試的空缺。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種對層間電介質(zhì)進(jìn)行可靠性分析的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)至少包括：

形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)；

第一接觸線結(jié)構(gòu)，一端連接于所述襯底上的絕緣介質(zhì)結(jié)構(gòu)；

第一金屬條結(jié)構(gòu)，連接于所述第一接觸線結(jié)構(gòu)的另一端，所述第一金屬條結(jié)構(gòu)用于連接偏置電壓；

第二接觸線結(jié)構(gòu)，一端連接于所述多晶硅結(jié)構(gòu)；

第二金屬條結(jié)構(gòu)，連接于所述第二接觸線結(jié)構(gòu)的另一端，所述第二金屬條結(jié)構(gòu)用于連接偏置電壓；其中，相鄰的第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間的距離大于相鄰的第一接觸線結(jié)與多晶硅結(jié)構(gòu)之間的距離；

層間電介質(zhì)，覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上，且所述層間電介質(zhì)中形成有所述的第一接觸線結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第一金屬條結(jié)構(gòu)及第二金屬條結(jié)構(gòu)，其中，所述層間電介質(zhì)至少使所述多晶硅結(jié)構(gòu)和第一接觸線結(jié)構(gòu)之間、所述第一接觸線結(jié)構(gòu)和第二接觸線結(jié)構(gòu)之間、及第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間形成隔離；

所述測試結(jié)構(gòu)對位于所述多晶硅結(jié)構(gòu)與第一接觸線結(jié)構(gòu)之間的層間電介質(zhì)進(jìn)行檢測。

可選地，所述測試結(jié)構(gòu)位于晶圓的切割道處。