[發明專利]具有輔助電路的低壓差穩壓器電路

有效

• 申請號: 201210556717.5
• 申請日: 2012-12-20
• 公開（公告）號: CN103076831A
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 徐光磊
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及集成電路領域，尤其涉及一種具有輔助電路的低壓差穩壓器電路。

背景技術

在電子設備中，電源電壓通常都可能在較大的范圍內變化，例如便攜式設備中的鋰離子電池充足電時能夠提供4.2伏特的電壓，放電完后僅能提供2.3伏特的電壓，變化范圍很大。而電子設備的工作電路通常需要穩定的電源電壓，因此目前通常在電源的輸入端加入低壓差穩壓器（LDO：Low?Dropout?Regulator），由于低壓差穩壓器具有設定的穩壓電壓，其首先將實際電源電壓轉換為所述設定的穩壓電壓，再將轉換后的穩壓電壓提供給工作電路，這樣就保證了電子設備的電源電壓變化時，通過低壓差穩壓器提供給工作電路的電壓始終穩定。

圖1示出了現有技術的一種低壓差穩壓器的結構圖，包括：基準電壓單元101、分壓電阻R1和R2、誤差放大器102、驅動管103、去耦電容C1，所述基準電壓單元101用于產生基準電壓V_ref；所述誤差放大器102的正相輸入端輸入基準電壓V_ref，所述誤差放大器102的反相輸入端輸入所述分壓電阻R1和R2對所述輸出電壓V_out的分壓，所述誤差放大器102的輸出端連接所述驅動管103的柵極；所述分壓電阻R1和R2將所述輸出電壓V_out分壓；所述驅動管103根據所述誤差放大器102比較基準電壓V_ref和分壓電阻對所述輸出電壓V_out的分壓后輸出的比較結果，來穩定輸出電壓V_out的電壓值；所述去耦電容C1用于消除負載變化對輸出電壓V_out的影響。

但是現有技術中，由于所述去耦電容C1通常較小，在低壓差穩壓器的負載電流突然減小時，所述輸出電壓V_out會出現較大的過沖電壓。而現有半導體技術中，MOS晶體管的尺寸和柵氧化層厚度不斷減小，MOS晶體管的擊穿電壓也越來越小。在低壓差穩壓器的輸出出現較大的過沖電壓時，容易擊穿MOS的柵氧化層，造成器件失效。因此，現有技術的低壓差穩壓器，需要解決在負載電流突然減小時，存在較大過沖電壓的問題。

其他有關低壓差穩壓器的信息還可以參考公開號為US2011/0089916A1的美國專利申請。

發明內容

本發明技術方案解決的問題是現有技術的低壓差穩壓器在負載電流突然減小時，存在較大的過沖電壓。

為解決上述問題，本發明提供了一種具有輔助電路的低壓差穩壓器電路，包括：低壓差穩壓器，所述低壓差穩壓器的輸出端輸出電壓信號；源極跟隨器PMOS晶體管，所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩壓器的輸出端，用于在所述電壓信號過沖時，減小電壓過沖量；偏置電路，所述偏置電路的輸出端連接所述源極跟隨器PMOS晶體管的柵極，用于為所述源極跟隨器PMOS晶體管提供偏置電壓，所述偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近。

可選的，所述偏置電路包含緩沖放大器、第一PMOS晶體管和第一電流源，所述第一電流源的輸入端連接電源，所述第一電流源的輸出端接所述緩沖放大器的反相輸入端和所述第一PMOS晶體管的源極；所述第一PMOS晶體管的柵極接所述緩沖放大器的輸出端，所述第一PMOS晶體管的漏極接地；所述緩沖放大器的正相輸入端連接所述低壓差穩壓器的輸出端，所述緩沖放大器的輸出端輸出所述偏置電壓。

可選的，所述源極跟隨器PMOS晶體管的柵極連接所述緩沖放大器的輸出端，所述源極跟隨器PMOS晶體管的漏極接地。

可選的，所述源極跟隨器PMOS晶體管的個數為10~10⁵個。

可選的，所述源極跟隨器PMOS晶體管的個數為100。

可選的，所述源極跟隨器PMOS晶體管的寬長比為5~1000。

可選的，所述源極跟隨器PMOS晶體管的寬長比為20。

可選的，所述偏置電壓大于所述源極跟隨器PMOS晶體管的閾值電壓。

可選的，所述偏置電壓減去所述源極跟隨器PMOS晶體管的閾值電壓的差值小于20毫伏。

可選的，所述偏置電壓小于所述源極跟隨器PMOS晶體管的閾值電壓。

可選的，所述源極跟隨器PMOS晶體管的閾值電壓減去所述偏置電壓的差值小于50毫伏。

可選的，所述第一PMOS晶體管和所述源極跟隨器PMOS晶體管的寬長比相同、且閾值電壓相同。