[發明專利]具有輔助電路的低壓差穩壓器電路有效
| 申請號： | 201210556717.5 | 申請日： | 2012-12-20 |
| 公開（公告）號： | CN103076831A | 公開（公告）日： | 2013-05-01 |
| 發明（設計）人： | 徐光磊 | 申請（專利權）人： | 上海宏力半導體制造有限公司 |
| 主分類號： | G05F1/56 | 分類號： | G05F1/56 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 駱蘇華 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 輔助 電路 低壓 穩壓器 | ||
1.一種具有輔助電路的低壓差穩壓器電路，其特征在于，包括：
低壓差穩壓器，所述低壓差穩壓器的輸出端輸出電壓信號；
源極跟隨器PMOS晶體管，所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩壓器的輸出端，用于在所述電壓信號過沖時，減小電壓過沖量；
偏置電路，所述偏置電路的輸出端連接所述源極跟隨器PMOS晶體管的柵極，用于為所述源極跟隨器PMOS晶體管提供偏置電壓，所述偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近。
2.如權利要求1所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述偏置電路包括緩沖放大器、第一PMOS晶體管和第一電流源，
所述第一電流源的輸入端連接電源，所述第一電流源的輸出端接所述緩沖放大器的反相輸入端和所述第一PMOS晶體管的源極；
所述第一PMOS晶體管的柵極接所述緩沖放大器的輸出端，所述第一PMOS晶體管的漏極接地；
所述緩沖放大器的正相輸入端連接所述低壓差穩壓器的輸出端，所述緩沖放大器的輸出端輸出所述偏置電壓。
3.如權利要求2所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的柵極連接所述緩沖放大器的輸出端，所述源極跟隨器PMOS晶體管的漏極接地。
4.如權利要求3所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的個數為10~105個。
5.如權利要求4所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的個數為100。
6.如權利要求3所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的寬長比為5~1000。
7.如權利要求6所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的寬長比為20。
8.如權利要求1所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述偏置電壓大于所述源極跟隨器PMOS晶體管的閾值電壓。
9.如權利要求8所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述偏置電壓減去所述源極跟隨器PMOS晶體管的閾值電壓的差值小于20毫伏。
10.如權利要求1所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述偏置電壓小于所述源極跟隨器PMOS晶體管的閾值電壓。
11.如權利要求10所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述源極跟隨器PMOS晶體管的閾值電壓減去所述偏置電壓的差值小于50毫伏。
12.如權利要求2所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述第一PMOS晶體管和所述源極跟隨器PMOS晶體管的寬長比相同，且閾值電壓相同。
13.如權利要求2所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述偏置電路還包括第一電容，所述第一電容的第一端連接所述緩沖放大器的輸出端，所述第一電容的第二端接地。
14.如權利要求1所述的具有輔助電路的低壓差穩壓器電路，其特征在于，還包括去耦電容，所述去耦電容的第一端接所述低壓差穩壓器的輸出端，所述去耦電容的第二端接地。
15.如權利要求2所述的具有輔助電路的低壓差穩壓器電路，其特征在于，所述緩沖放大器包括第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第二電流源，
所述第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和第五PMOS晶體管的源極接電源；
所述第二PMOS晶體管的柵極連接第三PMOS晶體管的柵極和第三PMOS晶體管的漏極，所述第二PMOS晶體管的漏極連接所述第一NMOS晶體管的漏極和第一NMOS晶體管的柵極；
所述第五PMOS晶體管的柵極連接第四PMOS晶體管的柵極和第四PMOS晶體管的漏極，所述第五PMOS晶體管的漏極連接所述第四NMOS晶體管的漏極；
所述第二NMOS晶體管的漏極連接所述第三PMOS晶體管的漏極，所述第三NMOS晶體管的漏極連接所述第四PMOS晶體管的漏極，所述第二NMOS晶體管的源極和第三NMOS晶體管的源極接所述第二電流源的輸入端；
所述第一NMOS晶體管的柵極連接第四NMOS晶體管的柵極，所述第一NMOS晶體管的源極、所述第四NMOS晶體管的源極和所述第二電流源的輸出端接地；
所述第二NMOS晶體管的柵極為所述緩沖放大器的反相輸入端，所述第三NMOS晶體管的柵極為所述緩沖放大器的正相輸入端，所述第五PMOS晶體管的漏極和第四NMOS晶體管的漏極為所述緩沖放大器的輸出端。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司，未經上海宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210556717.5/1.html，轉載請聲明來源鉆瓜專利網。
