[發明專利]淺溝槽隔離結構的形成方法

在審

• 申請號: 201210556439.3
• 申請日: 2012-12-19
• 公開（公告）號: CN103050431A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 王碩;許忠義
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，尤其涉及一種淺溝槽隔離結構的形成方法。

背景技術

隨著半導體工藝進入深亞微米時代，0.18微米以下的元件（例如CMOS集成電路的有源區之間）大多采用淺溝槽隔離結構（STI）進行橫向隔離來制作。

淺溝槽隔離結構作為一種器件隔離技術，其具體工藝包括：參考圖1，提供半導體襯底101，并在所述半導體襯底101上形成掩膜層103，所述掩膜層103中形成有貫穿所述掩膜層103厚度的開口105，所述開口105具有與界定出有源區的淺溝槽隔離結構對應的形狀；參考圖2，以掩膜層103為掩模，沿開口105刻蝕半導體襯底101，形成隔離溝槽107；參考圖3，去除所述掩膜層103；參考圖4，以反式二氯乙烯和氧氣為反應氣體，在950℃以上的溫度條件下通過熱氧化工藝在圖3中隔離溝槽107的底部和側壁以及隔離溝槽107兩側的半導體襯底101上形成襯墊氧化層109a；繼續參考圖4，通過高溫氧化工藝在所述襯墊氧化層109a上形成氧化層111a，所述氧化層111a填滿底部和側壁形成有襯墊氧化層109a的隔離溝槽107；參考圖5，通過CMP工藝去除圖4中半導體襯底101上多余的襯墊氧化層109a和氧化層111a，至暴露出半導體襯底101，形成淺溝槽隔離結構111b以及位于淺溝槽隔離結構111b與半導體襯底101之間襯墊氧化層109b。其中，襯墊氧化層109b用以提高所形成淺溝槽隔離結構111b與半導體襯底101的結合度，進而提高淺溝槽隔離結構111b的隔離效果。

隨著半導體器件特征尺寸的不斷減小，用于器件隔離的淺溝槽隔離結構的尺寸也變小，相應的，用于形成淺溝槽隔離結構的隔離溝槽的深寬比變大，通過上述工藝形成的淺溝槽隔離結構111b中易出現空洞110（如圖4至圖5所示），從而導致淺溝槽隔離結構111b的隔離性能不佳，包含淺溝槽隔離結構111b的半導體器件易發生漏電，嚴重影響了包含淺溝槽隔離結構111b的半導體器件的穩定性。

在專利號為US7112513的美國專利中還能發現更多關于淺溝槽隔離技術的相關信息。

因此，如何避免在所形成的淺溝槽隔離結構內形成空洞，提高所形成淺溝槽隔離結構的隔離性能，就成為本領域技術人員亟待解決的問題。

發明內容

本發明解決的問題是提供一種淺溝槽隔離結構的形成方法，避免在所形成的淺溝槽隔離結構內形成空洞，提高所形成淺溝槽隔離結構的隔離性能，進而提高所形成半導體器件的性能。

為解決上述問題，本發明提供了一種淺溝槽隔離結構的形成方法，包括：

提供半導體襯底；

在所述半導體襯底內形成若干隔離溝槽；

在750℃~900℃溫度條件下，通過熱氧化工藝在所述隔離溝槽的底部和側壁以及隔離溝槽兩側的半導體襯底上形成襯墊氧化層；

在所述襯墊氧化層上形成氧化層，所述氧化層填滿底部和側壁形成有襯墊氧化層的隔離溝槽；

平坦化所述氧化層和襯墊氧化層，至暴露出所述半導體襯底，形成淺溝槽隔離結構。

可選的，所述熱氧化工藝的反應氣體為反式二氯乙烯和氧氣的混合氣體。

可選的，反應氣體中反式二氯乙烯的流量為0.08slm~0.24slm，氧氣的流量為8slm~15slm。

可選的，所述熱氧化工藝的壓強為1.013E5Pa。

可選的，平坦化所述氧化層和襯墊氧化層的方法為化學機械研磨工藝。

可選的，所述半導體襯底的材料為硅、鍺硅或者絕緣體上硅。

可選的，在所述半導體襯底內形成若干隔離溝槽的方法為干法刻蝕。

可選的，所述干法刻蝕的刻蝕氣體為Cl₂、HBr和O₂的混合氣體或者He和CO₄的混合氣體。

可選的，形成氧化層的方法為高溫氧化工藝。

可選的，所述高溫氧化工藝的反應氣體為硅烷和氧氣的混合氣體。

與現有技術相比，本發明技術方案具有以下優點：