[發明專利]晶片封裝體及其形成方法

有效

• 申請號: 201210555392.9
• 申請日: 2012-12-19
• 公開（公告）號: CN103165545A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 劉國華;張義民;林錫堅
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/16;H01L21/56
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明有關于晶片封裝體，且特別是有關于以晶圓級封裝制程所制得的晶片封裝體。

背景技術

晶片封裝制程是形成電子產品過程中的一重要步驟。晶片封裝體除了將晶片保護于其中，使免受外界環境污染外，還提供晶片內部電子元件與外界的電性連接通路。

在現行晶圓級封裝制程中，可能有接合度不佳及/或易受水氣入侵的問題，其影響所封裝的晶片的效能甚巨。此外，晶片封裝體還容易因切割制程而損壞。

因此，業界亟需改進的晶片封裝技術。

發明內容

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成于該基底之中或設置于該基底之上；一介電層，設置于該基底的該第一表面上；至少一導電墊，設置于該介電層之中，且電性連接該元件區；一平坦層，設置于該介電層之上，其中該平坦層的一上表面與該導電墊的一上表面之間的一垂直距離大于約2微米；一透明基板，設置于該基底的該第一表面上；一第一間隔層，設置于該透明基板與該平坦層之間；以及一第二間隔層，設置于該透明基板與該基底之間，且延伸進入該介電層的一開口而接觸該導電墊，其中該第二間隔層與該導電墊之間大抵無間隙。

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成于該基底之中或設置于該基底之上；一介電層，設置于該基底的該第一表面上；至少一導電墊，設置于該介電層之中，且電性連接該元件區；一平坦層，設置于該介電層之上；一透明基板，設置于該基底的該第一表面上；一第一間隔層，設置于該透明基板與該平坦層之間；以及一第二間隔層，設置于該透明基板與該基底之間，其中該第二間隔層包括一本體部及一延伸部，該延伸部覆蓋于該本體部的表面且延伸至該介電層的一開口中而接觸該導電墊。

本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中一元件區形成于該基底之中或設置于該基底之上，一介電層設置于該基底的該第一表面上，至少一導電墊設置于該介電層之中，且電性連接該元件區，及一平坦層設置于該介電層之上；提供一透明基板；于該透明基板的表面上形成一圖案化間隔層，該圖案化間隔層包括一第一間隔層及一第二間隔層，該第一間隔層于該透明基板上圍繞一區域，且該第二間隔層圍繞該第一間隔層；于該第二間隔層的一上表面設置一間隔層材料；以及將該基底設置于該透明基板上，其中該第一間隔層接合于該平坦層上，且該間隔層材料接合于該介電層，并填入該介電層的一開口中而接觸該導電墊。

本發明使得透明基板穩固地接合于基底之上，且在后續切割制程不會損壞晶片封裝體。

附圖說明

圖1顯示本發明一實施例的晶片封裝體的制程剖面圖。

圖2A-圖2F顯示本發明一實施例的晶片封裝體的制程剖面圖。

附圖中符號的簡單說明如下：

100：基底；100a、100b：表面；102：元件區；104：介電層；106：導電墊；108、109：平坦層；110：濾光層；112：透鏡；114：透明基板；116、116’、116”：間隔層；116a、116b、116c：間隔層材料；117：凹陷；202：遮罩；204：涂布制程；d：距離；SC：切割道。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。