[發明專利]半導體芯片封裝結構及封裝方法

有效

• 申請號: 201210553812.X
• 申請日: 2012-12-19
• 公開（公告）號: CN102969286A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 王之奇;喻瓊;王蔚
• 申請（專利權）人: 蘇州晶方半導體科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/29;H01L21/56
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 楊林潔

技術領域

本發明屬于半導體制造領域，尤其涉及一種半導體芯片封裝結構及封裝方法。

背景技術

晶圓級芯片封裝（Wafer?Level?Chip?Size?Packaging，WLCSP）技術是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術，封裝后的芯片尺寸與裸片一致。晶圓級芯片尺寸封裝技術改變傳統封裝如陶瓷無引線芯片載具（Ceramic?Leadless?Chip?Carrier）、有機無引線芯片載具（Organic?Leadless?Chip?Carrier）和數碼相機模塊式的模式，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。經晶圓級芯片尺寸封裝技術封裝后的芯片尺寸達到了高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。晶圓級芯片尺寸封裝技術是可以將IC設計、晶圓制造、封裝測試、基板制造整合為一體的技術，是當前封裝領域的熱點和未來發展的趨勢。

如圖1所示，現有的半導體芯片封裝結構包括芯片封裝體，該芯片封裝體包括：芯片10，與該芯片10連接的基底11。其中，該芯片10包括上表面、與所述上表面對應的下表面、設置在芯片下表面的功能區12及焊墊13。所述半導體芯片封裝結構還包括依次覆蓋于所述芯片10上表面和側壁的絕緣層14、導電層15，以及防焊層16。該導電層15電連接所述焊墊13和凸出于所述防焊層16設置的焊球17。一般地，該防焊層16采用環氧樹脂材料制成。

但上述半導體芯片封裝結構在外部環境處于高溫、高濕的情形下，水氣易從所述導電層15電連接焊墊13處滲入芯片封裝體內，最終造成芯片封裝體損壞，如電性失效、斷路等。

發明內容

本發明的目的在于提供一種解決上述技術問題的半導體芯片封裝結構及封裝方法。

其中，本發明一實施方式的半導體芯片封裝結構，包括芯片封裝體，所述芯片封裝體包括：

芯片，所述芯片包括上表面、與上表面相背的下表面，所述下表面上設有感光區和焊墊；

基底，所述基底包括上表面，與上表面相背的下表面，所述基底上表面與所述芯片下表面連接；

焊球，所述焊球設置于所述芯片上表面；

導電層，電連接所述焊墊和所述焊球；

所述半導體芯片封裝結構還包括覆蓋于除基底下表面外的所有芯片封裝體外表面的氣相沉積高分子有機薄膜。

作為本發明的進一步改進，所述氣相沉積高分子有機薄膜為Parylene薄膜。

作為本發明的進一步改進，所述Parylene薄膜的厚度為1~10um。

相應地，本發明一實施方式的半導體芯片封裝方法，包括：

提供一芯片，所述芯片包括上表面、與上表面相背的下表面，所述下表面上設有多個感光區和多個焊墊；

提供一基底，所述基底包括上表面，與上表面相背的下表面；

將所述基底的上表面與所述芯片的下表面壓合；

提供一膠帶，并將所述基底的下表面粘合在所述膠帶上；

在芯片上形成電連接所述焊墊的導電層；

在芯片的上表面形成至少一個電連接所述導電層的焊球；

切割所述芯片和所述基底，形成多個粘合于所述膠帶的芯片封裝體；

在每個芯片封裝體除基底下表面外的所有外表面上形成氣相沉積高分子有機薄膜。

作為本發明的進一步改進，在所述方法還包括：

通過剝離工藝用光刻膠在所述焊球的表面形成光阻，所述光阻在遠離所述焊球方向上與所述芯片的上表面形成的夾角小于90度；以及在形成氣相沉積高分子有機薄膜后，將所述光阻從所述焊球表面去除。

作為本發明的進一步改進，所述光阻包括位于所述焊球上方的上表面，以及由所述上表面向所述芯片上表面延伸且逐漸靠近所述焊球的側壁。

作為本發明的進一步改進，在所述“在芯片上形成電連接所述焊墊的導電層”步驟后，還包括：

在所述導電層上形成防焊層。

作為本發明的進一步改進，在“在每個芯片封裝體除基底下表面外的所有外表面上形成氣相沉積高分子有機薄膜”后，還包括：

去除所述膠帶，得到封裝完成的多個半導體芯片封裝結構。

作為本發明的進一步改進，所述氣相沉積高分子有機薄膜為Parylene薄膜。

作為本發明的進一步改進，所述Parylene薄膜的厚度為1~10um。