[發(fā)明專利]金屬柵極的形成方法有效
| 申請?zhí)枺?/td> | 201210553000.5 | 申請日: | 2012-12-18 |
| 公開(公告)號: | CN103871856A | 公開(公告)日: | 2014-06-18 |
| 發(fā)明(設計)人: | 韓秋華;孟曉瑩 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 北京集佳知識產(chǎn)權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 柵極 形成 方法 | ||
技術領域
本發(fā)明涉及半導體制造領域,特別涉及一種金屬柵極的形成方法。
背景技術
集成電路尤其是超大規(guī)模集成電路中的主要器件是金屬-氧化物-半導體場效應晶體管(metal?oxide?semiconductor?field?effect?transistor,簡稱MOS晶體管)。自從MOS管被發(fā)明以來,其幾何尺寸一直在不斷縮小。在此情況下,各種實際的和基本的限制和技術挑戰(zhàn)開始出現(xiàn),器件尺寸的進一步縮小正變得越來越困難。隨著復合金屬氧化物半導體結構(CMOS,ComplementaryMetal-Oxide-Semiconductor)制造工藝縮減到32nm以下級別,引入了采用新的設計和材料的技術。
其中,在MOS晶體管器件和電路制備中,最具挑戰(zhàn)性的是傳統(tǒng)CMOS器件在縮小的過程中由于多晶硅/SiO2或SiON柵氧化層介質厚度減小帶來的較高的柵泄露電流。為此,現(xiàn)有技術已提出的解決方案是,采用金屬柵和高介電常數(shù)(K)柵介質替代傳統(tǒng)的重摻雜多晶硅柵和SiO2(或SiON)柵介質。金屬柵和高K介質的形成方法分為很多種,主要分為先柵極(gate?first)和后柵極(gate?late),其中后柵極又分為先高K(high?K?first)和后高K(high?K?last)。由于半導體器件的不斷縮小,其gap?fill(間隙填充)的工藝窗口也越來越小,發(fā)展到28nm以下,gap?fill的工藝十分困難,導致柵極金屬很難填充。
請參考圖1,圖1為以現(xiàn)有gap?fill工藝形成的金屬柵極示意圖。圖1中,在襯底1中間包括有淺溝槽隔離區(qū)11,在該淺溝槽隔離區(qū)11的左右兩側分別形成有一個MOS管,其中左邊的一個為NMOS管,右邊的一個為PMOS管。由于左右兩邊的MOS管的結構基本相同,我們先以左邊的NMOS管為例,加以說明(右邊的PMOS管與左邊的NMOS管在功函數(shù)金屬層5的組成上存在不同,雖然同為兩層結構,但是PMOS管的功函數(shù)金屬層5由53和54兩層組成,不同于NMOS管功函數(shù)金屬層5由51和52兩層組成)。
在圖1的NMOS管中,存在著高K柵介質層2,在該高K柵介質層2兩側為側墻,圖1中側墻為蝕刻停止層3,而在蝕刻停止層3上有著中間介質層4(ILD,Inter?Layer?Dielectrics)。高K柵介質層2和蝕刻停止層3形成的溝槽的內壁形成有呈現(xiàn)U型的功函數(shù)金屬層5,該功函數(shù)金屬層5包括有兩層,分別為51和52(在另外一個溝槽的內壁中功函數(shù)金屬層5由53和54構成),通過兩層結構,功函數(shù)金屬層5能夠使得高K柵介質層2和最后形成在功函數(shù)金屬層5內部的金屬柵極600相適應(相容)。但是,由于關鍵尺寸已經(jīng)在28nm以下,因而圖1中功函數(shù)多層層5內壁所限定出的凹槽(gap)已經(jīng)很小,以至于在填充金屬柵極600時,在金屬柵極600內部會出現(xiàn)空隙601(void)。
為此,亟需一種新的金屬柵極的形成方法以克服gap?fill工藝困難和在金屬柵極內部會出現(xiàn)空隙的問題。
發(fā)明內容
本發(fā)明要解決的技術問題是gap?fill工藝困難和在金屬柵極內部會出現(xiàn)空隙的問題。
為解決上述問題,本發(fā)明提供了一種金屬柵極的形成方法,包括:
在襯底上形成偽柵極層,在所述偽柵極層的兩側形成側墻;
移除所述偽柵極層,以在所述側墻間形成柵極溝槽;
沉積功函數(shù)金屬,以在所述柵極溝槽的底部及側壁形成功函數(shù)金屬層,所述柵極溝槽底部及側壁的所述功函數(shù)金屬層圍成凹槽;
形成保護層填充所述凹槽,然后進行平坦化;
蝕刻位于所述柵極溝槽側壁的所述功函數(shù)金屬層以形成凹陷;
去除所述保護層,使所述凹槽和所述凹陷連接形成缺口;
沉積金屬材料填充所述缺口。
可選的,蝕刻位于所述柵極溝槽側壁的所述功函數(shù)金屬層以形成凹陷的過程中,所述側墻也被部分去除,形成所述凹陷的一部分。
可選的,所述側墻包括由刻蝕阻擋層構成的第一側墻。
可選的,所述側墻還包括第二側墻,所述第二側墻位于所述偽柵極層與所述第一側墻之間。
可選的,另包括形成高K柵介質層的步驟,所述偽柵極層形成在所述高K柵介質層上。
可選的,沉積功函數(shù)金屬前,先在所述柵極溝槽的底部形成高K柵介質層。
可選的,所述保護層包括有機材料層。
可選的,采用灰化法去除所述有機材料層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210553000.5/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





