[發明專利]無外引腳半導體封裝構造的導線架條

有效

• 申請號: 201210552247.5
• 申請日: 2012-12-18
• 公開（公告）號: CN103050469A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 郭桂冠
• 申請（專利權）人: 蘇州日月新半導體有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 翟羽

技術領域

本發明是有關于一種無外引腳半導體封裝構造的導線架條，特別是有關于一種可避免封裝半成品在設置封膠的制造過程中因為排氣不順而導致溢膠情形發生的無外引腳半導體封裝構造的導線架條。

背景技術

現今，半導體封裝構造通常是選用導線架(leadframe)或封裝基板(substrate)來做為承載芯片的載板(carrier)，其中常見使用導線架的封裝構造例如為小外型封裝構造(small?outline?package，SOP)、方型扁平封裝構造(quadflat?package，QFP)或四方扁平無外引腳封裝構造(quad?flat?no-lead?package，QFN)等。

請參照圖1A、1B及1C所示，其揭示一種現有四方扁平無外引腳封裝構造(QFN)的制造流程示意圖。如圖1A所示，首先準備一導線架條11，其是由一金屬板體經過蝕刻作業而形成。所述導線架條11貼附于一承載用的膠膜100上，并包含芯片承座111及數個接點112，所述芯片承座111及所述接點112構成一四方扁平無外引腳型的導線架110架構，其中所述數個接點¨2是以單組或多組方式環繞排列在所述芯片承座111的周圍。接著，如圖1B所示，將一芯片12固定在所述芯片承座111上，且利用數條導線13進行打線作業，以將所述芯片12上的數個接墊分別電性連接到所述數個接點112上。在打線作業后，如圖1C所示，進行封膠作業，進而形成包埋保護所述芯片12、導線13及所述導線架條11頂面側的封裝膠材14，最后再去除膠膜100，裸露出所述導線架條11的一底面。如此，即可完成一無外引腳半導體封裝構造100的制造，其中所述接點112的裸露下表面即可做為輸入/輸出端子。

所述導線架條11通常會一次規劃多個以矩陣規則排列的導線架區塊，再一起通過半蝕刻、設置芯片、打線及封膠等作業，最后再通過切割作業使各個導線架區塊分離，如此一來即可大量制造上述的無外引腳半導體封裝構造。

上述無外引腳半導體封裝構造的制造流程在執行封膠作業時，必須先將導線架條固定于一下模具的表面上，再將一對應的上模具與該下模具結合，接著再將未固化的封裝膠材注入上模具的模穴內，使封裝膠材包埋芯片、導線及導線架條的頂面側，待封裝膠材固化后，導線架條便可脫離上、下模具，進行下一作業。然而，此制造流程在上述的封膠作業進行期間，經常在導線架條的底面發生封裝膠材溢入的情形，又稱溢膠現象，導致導線架條的底面的部分接點表面也受到封裝膠材的溢膠包埋，形成產品缺陷。

上述的溢膠現象主要是因為氣體存在于膜穴內無法順利排出，局部的氣體壓力使得上述導線架條11底面貼附的膠膜100剝離，產生空隙，讓封裝膠材得以流到原本被膠膜100包覆住的接點表面處。若溢膠現象無法有效避免，將會大大影響產品良率。

故，有必要提供一種無外引腳半導體封裝構造的導線架條，以解決現有技術所存在的問題。

發明內容

本發明的目的在于提供一種無外引腳半導體封裝構造的導線架條，其邊框位置設置有排氣導槽，可改善氣體存在于膜穴內無法順利排出的情況，有效避免在導線架條上設置封裝膠材時的溢膠現象發生。

為達成本發明的前述目的，本發明提供一種無外引腳半導體封裝構造的導線架條，其包含：一導線架區塊，包含多個以矩陣規則排列的導線架單元；至少一邊框區域，位于所述導線架區塊的外圍；以及多個排氣孔，設于所述邊框區域內，以排出進行封膠作業時位于所述導線架區塊處的多余氣體。

本發明是通過在導線架條的邊框位置設置排氣孔，使封膠作業時尚存于膜穴內的氣體可通過排氣孔疏導出去，而不會在膜穴空間內造成局部的氣體壓力而導致背膠脫離，從而避免了溢膠現象的發生。

附圖說明

圖1A、1B及1C是一現有四方扁平無外引腳封裝構造(QFN)的制造流程示意圖。

圖2是本發明一實施例無外引腳半導體封裝構造的導線架條的局部平面示意圖。

圖3是圖2的局部放大示意圖。

圖4是本發明一實施例無外引腳半導體封裝構造的導線架條的背面的局部放大圖。

具體實施方式

為讓本發明上述目的、特征及優點更明顯易懂，下文特舉本發明較佳實施例，并配合附圖，作詳細說明如下。再者，本發明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發明，而非用以限制本發明。