[發明專利]一種集成器件及其制造方法、分立器件、CDMOS

有效

• 申請號: 201210548994.1
• 申請日: 2012-12-17
• 公開（公告）號: CN103872054A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 潘光燃;文燕;石金成;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L21/784
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 張愷寧

技術領域

本發明涉及半導體集成電路制造領域，特別涉及一種集成器件及其制造方法、分立器件、CDMOS。

背景技術

CDMOS（互補型-雙擴散金屬氧化物半導體場效應晶體管）是CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體場效應晶體管）和DMOS（Double-diffused?Metal?Oxide?Semiconductor?field?effecttransistor，雙擴散金屬氧化物半導體場效應晶體管）的集成器件，其中DMOS包括LDMOS（橫向雙擴散金屬氧化物半導體場效應晶體管）和VDMOS（縱向雙擴散金屬氧化物半導體場效應晶體管），由于LDMOS比VDMOS更容易與CMOS工藝兼容，因而廣泛用于集成電路設計中，其器件結構主要包括：體區、源區、漏區、Gox（柵氧化層）、Fox（場氧化層）和Poly（多晶硅柵）。LDMOS按照導電溝道的類型分為nLDMOS（N溝道LDMOS）和pLDMOS（P溝道LDMOS）；nLDMOS的體區為輕摻雜的P型半導體，源區和漏區為重摻雜的N型半導體；pLDMOS的體區為輕摻雜的N型半導體，源區和漏區為重摻雜的P型半導體。

LDMOS的性能參數主要有擊穿電壓和導通電阻，其中擊穿電壓越大越好，導通電阻越小越好。而在生產應用中，擊穿電壓和導通電阻卻是相互矛盾的兩個量，即擊穿電壓越大，導通電阻也越大，擊穿電壓越小，導通電阻也越小。在現有技術中，主要是通過制作漂移區和漏端保護區來實現提高LDMOS的擊穿電壓和減小LDMOS的導通電阻的，其中，nLDMOS的漂移區是制作在N型外延層上，pLDMOS的漂移區是制作在P型外延層上。而由于制作外延層的工藝成本很高，所以LDMOS的應用范圍受到了限制。

綜上所述，目前的LDMOS技術中，由于為了提高擊穿電壓和減小導通電阻，采用在外延層上制作漂移區，而制作外延層的工藝成本很高，所以LDMOS的應用范圍受到了限制。

發明內容

本發明實施例提供一種集成器件及其制造方法、分立器件、CDMOS，用以解決現有技術中采用在外延層上制作漂移區，而制作外延層的工藝成本很高，所以LDMOS的應用范圍受到了限制的問題。

本發明實施例提供一種集成器件，包括襯底，還包括nLDMOS和pLDMOS；

其中，nLDMOS和pLDMOS位于襯底中。

本發明實施例提供一種分立器件，包括襯底，位于襯底中的漏端N+摻雜區和P型體區，以及位于P型體區中的源端N+摻雜區，還包括第一N阱和N型漂移區；

第一N阱位于襯底中，N型漂移區、漏端N+摻雜區和P型體區位于第一N阱中，且N型漂移區位于漏端N+摻雜區和P型體區之間。

本發明實施例提供一種分立器件，包括襯底，以及位于襯底中的漏端P+摻雜區和源端P+摻雜區，還包括第二N阱、P型漂移區和P型漏端保護區；

第二N阱位于襯底中，源端P+摻雜區、P型漂移區和P型漏端保護區位于第二N阱中，且P型漂移區位于所述源端P+摻雜區和P型漏端保護區之間；以及漏端P+摻雜區位于P型漏端保護區中。

本發明實施例提供一種互補型-雙擴散金屬氧化物半導體場效應晶體管CDMOS，包括所述的集成器件。

本發明實施例提供一種集成器件的制造方法，該方法包括：

在P型單晶襯底中形成nLDMOS和pLDMOS。

在本發明實施例中，一種集成器件，包括襯底，還包括nLDMOS和pLDMOS；其中，nLDMOS和pLDMOS位于襯底中，由于nLDMOS和pLDMOS位于襯底中，不需要外延層，從而降低了制造成本，擴大了其應用范圍。

附圖說明

圖1為本發明實施例nLDMOS和pLDMOS集成器件的結構示意圖；

圖2為本發明實施例nLDMOS的結構示意圖；

圖3為本發明實施例pLDMOS的結構示意圖；

圖4為本發明實施例CDMOS的結構示意圖；

圖5為本發明實施例制作nLDMOS和pLDMOS集成器件的方法流程示意圖；

圖6A~圖6E為本發明實施例制作nLDMOS和pLDMOS集成器件的過程示意圖；

圖7A~圖7E為本發明實施例制作nLDMOS的過程示意圖；

圖8A~圖8E為本發明實施例制作pLDMOS的過程示意圖；

圖9A~圖9E為本發明實施例制作CDMOS的過程示意圖。

具體實施方式