[發明專利]一種集成器件及其制造方法、分立器件、CDMOS

有效

• 申請號: 201210548994.1
• 申請日: 2012-12-17
• 公開（公告）號: CN103872054A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 潘光燃;文燕;石金成;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L21/784
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 張愷寧

1.一種集成器件，包括襯底，其特征在于，還包括N溝道橫向雙擴散金屬氧化物半導體場效應晶體管nLDMOS和P溝道橫向雙擴散金屬氧化物半導體場效應晶體管pLDMOS；

其中，所述nLDMOS和pLDMOS位于所述襯底中。

2.如權利要求1所述的集成器件，其特征在于，所述襯底為電阻率為5～200歐姆·厘米的P型單晶襯底。

3.如權利要求1所述的集成器件，其特征在于，所述nLDMOS的漏端N+摻雜區、N型漂移區和P型體區位于第一N阱中，且所述N型漂移區位于所述nLDMOS的漏端N+摻雜區和所述P型體區之間；以及所述nLDMOS的源端N+摻雜區位于所述P型體區中。

4.如權利要求3所述的集成器件，其特征在于，所述第一N阱的深度為2.5微米~10微米和/或所述N型漂移區的深度為0.4微米~2.0微米。

5.如權利要求1所述的集成器件，其特征在于，所述pLDMOS的源端P+摻雜區、P型漂移區和P型漏端保護區位于第二N阱中，且所述P型漂移區位于所述pLDMOS的源端P+摻雜區和所述P型漏端保護區之間；以及所述pLDMOS的漏端P+摻雜區位于所述P型漏端保護區中。

6.如權利要求5所述的集成器件，其特征在于，所述第二N阱為所述pLDMOS的N型體區。

7.如權利要求5所述的集成器件，其特征在于，所述第二N阱的深度為2.5微米~10微米；和/或

所述P型漂移區的深度為0.4微米~2.0微米；和/或

所述P型漏端保護區的深度為0.6微米~1.8微米。

8.一種分立器件，包括襯底，位于所述襯底中的漏端N+摻雜區和P型體區，以及位于所述P型體區中的源端N+摻雜區，其特征在于，還包括第一N阱和N型漂移區；

所述第一N阱位于所述襯底中，所述N型漂移區、漏端N+摻雜區和P型體區位于第一N阱中，且所述N型漂移區位于所述漏端N+摻雜區和所述P型體區之間。

9.一種分立器件，包括襯底，以及位于所述襯底中的漏端P+摻雜區和源端P+摻雜區，其特征在于，還包括第二N阱、P型漂移區和P型漏端保護區；

所述第二N阱位于所述襯底中，所述源端P+摻雜區、P型漂移區和P型漏端保護區位于第二N阱中，且所述P型漂移區位于所述源端P+摻雜區和所述P型漏端保護區之間；以及所述漏端P+摻雜區位于所述P型漏端保護區中。

10.一種互補型-雙擴散金屬氧化物半導體場效應晶體管CDMOS，其特征在于，包括如權利要求1~7任一所述的集成器件。

11.一種權利要求1的集成器件的制造方法，其特征在于，該方法包括：

在P型單晶襯底中形成N溝道橫向雙擴散金屬氧化物半導體場效應晶體管nLDMOS和P溝道橫向雙擴散金屬氧化物半導體場效應晶體管pLDMOS。

12.如權利要求11所述的方法，其特征在于，在P型單晶襯底中形成nLDMOS和pLDMOS，包括：

在P型單晶襯底中形成第一N阱和第二N阱；

在所述第一N阱中形成N型漂移區，在所述第二N阱中形成P型漂移區；在所述襯底表面的部分區域形成場氧化層，以及在未被所述場氧化層覆蓋的襯底表面區域形成柵氧化層；

在nLDMOS的柵氧化層和場氧化層表面的部分區域以及pLDMOS的柵氧化層和場氧化層表面的部分區域形成多晶硅柵；

在所述第一N阱中形成P型體區，以及在所述第二N阱中形成P型漏端保護區；

在所述第一N阱中形成nLDMOS的漏端N+摻雜區，在所述P型體區中形成nLDMOS的源端N+摻雜區；在所述第二N阱中形成pLDMOS的源端P+摻雜區，以及在所述P型漏端保護區中形成pLDMOS的漏端P+摻雜區。

13.如權利要求12所述的方法，其特征在于，所述在第二N阱中形成P型漂移區，包括：

通過P場P?field摻雜方式，在所述第二N阱中形成P型漂移區。

14.如權利要求12所述的方法，其特征在于，所述在第一N阱中形成P型體區，以及在所述第二N阱中形成P型漏端保護區，包括：

通過相同的工藝，在所述第一N阱中形成P型體區和在所述第二N阱中形成P型漏端保護區。