[發明專利]一種低關斷態電流晶體管電路

有效

• 申請號: 201210548838.5
• 申請日: 2012-12-13
• 公開（公告）號: CN103066976A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 蘇強;奕江濤
• 申請（專利權）人: 廣州慧智微電子有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種半導體集成電路，特別涉及一種低關斷態電流電路。

背景技術

隨著集成電路技術的飛速發展，集成電路的特征尺寸迅速減小，這帶來了諸多優點，如增大集成電路的集成度、減小電路的時延、降低集成電路的成本等，但是這同時也帶來了一些問題。一個較為普遍的問題是：當集成電路的特征尺寸減小后，其中晶體管的閾值電壓減小，這樣當晶體管的柵極源極電壓差為0、晶體管處于關斷態時，晶體管的關斷態電流增大。

低功耗集成電路是近年快速發展的集成電路領域，特別是在工業控制、醫療等應用領域，低功耗集成電路有著廣闊的發展前景。低功耗集成電路要求晶體管的關斷態電流非常小，這樣才不會影響其長達數月、甚至數年的待機時間。而集成電路的特征尺寸減小后，晶體管的關斷態電流增大就和低功耗集成電路的需求產生了矛盾。

一般情況下，可以通過增大晶體管的溝道長度L可以減小晶體管的關斷態電流。如圖1中常見的晶體管關斷態電路，開關S1閉合導通時，NMOS晶體管N1的柵極和源極短路，其柵極和源極電壓差為0，此時NMOS晶體管N1處于關斷態；增大NMOS晶體管N1的溝道長度L，可以增大載流子在溝道區的漂移長度，從而減小NMOS晶體管N1關斷態電流。但是，增大晶體管的溝道長度L勢必造成晶體管尺寸的增大，進而造成集成電路總尺寸的增大，并增加集成電路的單片成本。

發明內容

本發明提出了一種低關斷態電流晶體管電路。此電路中第一晶體管(100)和晶體管串(102)中所有晶體管的溝道長度總和Ltot和單一晶體管溝道長度L一樣時(即面積相等時)，此電路有著更低的關斷態電流。

為實現以上功能，本發明采取如下技術方案：

一種低關斷態電流晶體管電路，如圖2所示，包括第一晶體管(100)，其特征為柵極接節點(A)，源極和體區接節點(B)，漏極接節點(D)；包括晶體管串(102)，其特征為晶體管串(102)的柵極接節點(A)，晶體管串(102)的源極接節點(D)，晶體管串(102)的漏極接節點(E)；包括開關(104)，其特征為開關(104)一端接節點(A)、另一端接節點(B)，開關(104)的開關控制端為節點(C)；節點(A)、節點(E)為本電路和其他電路的互連節點；節點(B)接公共端，公共端可以是電源VDD，也可以是地線。

如圖3所示，第一晶體管(100)可以由NMOS晶體管(200)來實現，也可以由PMOS晶體管(202)來實現。當第一晶體管(100)由NMOS晶體管(200)實現時，節點(B)接公共端地線；當第一晶體管(100)由PMOS晶體管(202)實現時，節點(B)接公共端電源VDD。

如圖4所示，晶體管串(102)可以由NMOS晶體管構成，也可以由PMOS晶體管構成，其類型由第一晶體管(100)的實現方式決定：當第一晶體管(100)由NMOS晶體管(200)實現時，晶體管串(102)由NMOS晶體管構成；當第一晶體管(100)由PMOS晶體管(202)實現時，晶體管串(102)由PMOS晶體管構成。晶體管串(102)中晶體管的數目為1至8個，分別命名為第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管；晶體管串(102)中所有晶體管的柵極連接在一起，所有晶體管的體區連接在一起，第二晶體管的漏極接第三晶體管的源極、第三晶體管的漏極接第四晶體管的源極、第四晶體管的漏極接第五晶體管的源極、第五晶體管的漏極接第六晶體管的源極、第六晶體管的漏極接第七晶體管的源極、第七晶體管的漏極接第八晶體管的源極、第八晶體管的漏極接第九晶體管的源極；第二晶體管的源極為晶體管串(102)的源極，第二晶體管的柵極為晶體管串(102)的柵極，最后序號晶體管(如若晶體管串(102)含有6個晶體管，其最后序號晶體管即為第七晶體管)的漏極為晶體管串(102)的漏極。

如圖5所示，開關(104)可以由NMOS晶體管(300)來實現，也可以由PMOS晶體管(302)來實現，其實現方式由第一晶體管(100)的實現方式決定：當第一晶體管(100)由NMOS晶體管(200)實現時，開關(104)由NMOS晶體管(300)來實現；當第一晶體管(100)由PMOS晶體管(202)實現時，開關(104)由PMOS晶體管(302)來實現。當開關(104)由NMOS晶體管(300)實現時，開關控制端為高電平時開關導通，開關控制端為低電平時開關斷開；當開關(104)由PMOS晶體管(302)實現時，開關控制端為低電平時開關導通，開關控制端為高電平時開關斷開。