[發明專利]一種低關斷態電流晶體管電路

有效

• 申請號: 201210548838.5
• 申請日: 2012-12-13
• 公開（公告）號: CN103066976A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 蘇強;奕江濤
• 申請（專利權）人: 廣州慧智微電子有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低關斷態電流晶體管電路，其特征為包括第一晶體管、晶體管串和開關；第一晶體管的柵極接晶體管串的柵極，第一晶體管的源極、第一晶體管的體區和晶體管串的體區接公共端，第一晶體管的漏極接晶體管串的源極，開關一端接第一晶體管的柵極、另一端接公共端，開關由開關控制端控制；第一晶體管的柵極、晶體管串的漏極為本電路和外部電路的互連節點，公共端可以是電源VDD或是地線。

2.如權利要求1所述，第一晶體管、晶體管串串聯，電路處于關斷態時，負反饋作用可以減小關斷態電流；同時，晶體管的體效應和負的柵極源極電壓差也將減小關斷態電流，從而實現低關斷態電流。

3.如權利要求1所述第一晶體管，可以由NMOS晶體管來實現，也可以由PMOS晶體管來實現。當第一晶體管由NMOS晶體管實現時，公共端為地線；當第一晶體管由PMOS晶體管實現時，公共端為電源VDD。

4.如權利要求1所述晶體管串，可以由NMOS晶體管構成，也可以由PMOS晶體管構成，其類型由第一晶體管的實現方式決定：當第一晶體管由NMOS晶體管實現時，晶體管串由NMOS晶體管構成；當第一晶體管由PMOS晶體管實現時，晶體管串由PMOS晶體管構成。

5.如權利要求1所述晶體管串，其中晶體管的數目為1至8個，分別命名為第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管；晶體管串中所有晶體管的柵極連接在一起，所有晶體管的體區連接在一起，第二晶體管的漏極接第三晶體管的源極、第三晶體管的漏極接第四晶體管的源極、第四晶體管的漏極接第五晶體管的源極、第五晶體管的漏極接第六晶體管的源極、第六晶體管的漏極接第七晶體管的源極、第七晶體管的漏極接第八晶體管的源極、第八晶體管的漏極接第九晶體管的源極；第二晶體管的源極為晶體管串的源極，第二晶體管的柵極為晶體管串的柵極，最后序號晶體管的漏極為晶體管串的漏極。

6.如權利要求1所述開關，可以由NMOS晶體管來實現，也可以由PMOS晶體管來實現，其實現方式由第一晶體管的實現方式決定：當第一晶體管由NMOS晶體管實現時，開關由NMOS晶體管來實現；當第一晶體管由PMOS晶體管實現時，開關由PMOS晶體管來實現。

7.如權利要求1所述開關，由NMOS晶體管實現時，開關控制端為高電平時開關導通，開關控制端為低電平時開關斷開；開關由PMOS晶體管實現時，開關控制端為高電平時開關斷開，開關控制端為低電平時開關導通。