[發(fā)明專利]一種半導(dǎo)體封裝器件的制造方法

有效

• 申請?zhí)枺?/td>: 201210548637.5
• 申請日: 2012-12-17
• 公開（公告）號: CN103165475A
• 公開（公告）日: 2013-06-19
• 發(fā)明（設(shè)計(jì)）人: 秦飛;夏國峰;安彤;劉程艷;武偉;朱文輝
• 申請（專利權(quán)）人: 北京工業(yè)大學(xué)
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60
• 代理公司: 北京思海天達(dá)知識產(chǎn)權(quán)代理有限公司 11203
• 代理人: 劉萍

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體元器件制造技術(shù)領(lǐng)域，尤其涉及到具有高I/O密度的四邊扁平無引腳封裝件的制造方法。?

背景技術(shù)

隨著電子產(chǎn)品如手機(jī)、筆記本電腦等朝著小型化，便攜式，超薄化，多媒體化以及滿足大眾化所需要的低成本方向發(fā)展，高密度、高性能、高可靠性和低成本的封裝形式及其組裝技術(shù)得到了快速的發(fā)展。與價(jià)格昂貴的BGA等封裝形式相比，近年來快速發(fā)展的新型封裝技術(shù)，即四邊扁平無引腳QFN(Quad?FlatNon-lead?Package)封裝，由于具有良好的熱性能和電性能、尺寸小、成本低以及高生產(chǎn)率等眾多優(yōu)點(diǎn)，引發(fā)了微電子封裝技術(shù)領(lǐng)域的一場新的革命。?

圖1A和圖1B分別為傳統(tǒng)無臺階式結(jié)構(gòu)設(shè)計(jì)的QFN封裝結(jié)構(gòu)的背面示意圖和沿剖面的剖面示意圖，該QFN封裝結(jié)構(gòu)包括引線框架11，塑封材料12，粘貼材料13，IC芯片14，金屬導(dǎo)線15，其中引線框架11包括芯片載體111和圍繞芯片載體111四周排列的引腳112，IC芯片14通過粘貼材料13固定在芯片載體111上，IC芯片14與四周排列的引腳112通過金屬導(dǎo)線15實(shí)現(xiàn)電氣連接，塑封材料12對IC芯片14、金屬導(dǎo)線15和引線框架11進(jìn)行包封以達(dá)到保護(hù)和支撐的作用，引腳112裸露在塑封材料12的底面，通過焊料焊接在PCB等電路板上以實(shí)現(xiàn)與外界的電氣連接。底面裸露的芯片載體111通過焊料焊接在PCB等電路板上，具有直接散熱通道，可以有效釋放IC芯片14產(chǎn)生的熱量。與傳統(tǒng)的TSOP和SOIC封裝相比，QFN封裝不具有鷗翼狀引線，導(dǎo)電路徑短，自感系數(shù)及阻抗低，從而可提供良好的電性能，可滿足高速或者微波的應(yīng)用。裸露的芯片載體提供了卓越的散熱性能。?

隨著IC集成度的提高和功能的不斷增強(qiáng)，IC的I/O數(shù)隨之增加，相應(yīng)的電子封裝的I/O引腳數(shù)也相應(yīng)增加，但是傳統(tǒng)的四邊扁平無引腳封裝件，單圈的引腳圍繞芯片載體呈周邊排列，限制了I/O數(shù)量的提高，滿足不了高密度、具有更多I/O數(shù)的IC的需要。傳統(tǒng)的無臺階式結(jié)構(gòu)設(shè)計(jì)的QFN封裝即使具有多圈排列的引腳，由于無法有效的鎖住塑封材料，導(dǎo)致引線框架與塑封材料結(jié)合強(qiáng)度低，易于引起引線框架與塑封材料的分層甚至引腳或芯片載體的脫?落，而且無法有效的阻止?jié)駳庋刂€框架與塑封材料結(jié)合界面擴(kuò)散到電子封裝內(nèi)部，嚴(yán)重影響了封裝體的可靠性。即使傳統(tǒng)的QFN封裝具有臺階式結(jié)構(gòu)設(shè)計(jì)，只能是基于單圈引腳或者交錯的多圈引腳實(shí)現(xiàn)的，所有引腳的每一個外端都必須延伸至封裝體一側(cè)，暴露在外部環(huán)境中，導(dǎo)致濕氣極易擴(kuò)散至封裝內(nèi)部，影響產(chǎn)品的可靠性，而且由于空間的限制，根本無法實(shí)現(xiàn)更高密度的封裝。傳統(tǒng)QFN封裝的芯片載荷和引腳必須基于事先制作成型的引線框架結(jié)構(gòu)，否則芯片載荷和引腳由于缺乏機(jī)械支撐和連接而無法完成所有的封裝工藝過程。傳統(tǒng)QFN封裝在塑封工藝時(shí)需要預(yù)先在引線框架背面粘貼膠帶以防止溢料現(xiàn)象，待塑封后還需進(jìn)行去除膠帶、塑封料飛邊等清洗工藝，增加了封裝成本增高。因此，為了突破傳統(tǒng)QFN封裝的低I/O數(shù)量的瓶頸，解決傳統(tǒng)QFN封裝的上述可靠性和降低封裝成本，急需研發(fā)一種高可靠性、低成本、高I/O密度的QFN封裝器件及其制造方法。?

發(fā)明內(nèi)容

本發(fā)明提供了一種半導(dǎo)體封裝器件的制造方法，以達(dá)到突破傳統(tǒng)QFN封裝的低I/O數(shù)量、高封裝成本的瓶頸和提高封裝體的可靠性的目的。?

為了實(shí)現(xiàn)上述目的，本發(fā)明采用下述技術(shù)方案，包括以下步驟：?

步驟1：采用曝光顯影方法，在金屬基材上表面形成具有窗口的掩膜材料層。?

步驟2：以具有窗口的掩膜材料層作為抗蝕層，對金屬基材上表面進(jìn)行蝕刻，形成外芯片載體、外引腳和凹槽。?

步驟3：移除配置于金屬基材上表面的掩膜材料層。?

步驟4：采用曝光顯影方法，在凹槽內(nèi)部和上方位置制作具有窗口的掩膜材料層。?

步驟5：依次采用化學(xué)鍍和電鍍方法在掩膜材料層的窗口中制作內(nèi)芯片載體和內(nèi)引腳，形成具有臺階結(jié)構(gòu)的芯片載體和引腳，其中芯片載體包括內(nèi)芯片載體和外芯片載體，引腳包括內(nèi)引腳和外引腳。?

步驟6：采用電鍍或化學(xué)鍍方法在內(nèi)芯片載體和內(nèi)引腳的表面上配置第一金屬材料層。?

步驟7：移除配置于凹槽內(nèi)部和上方位置的掩膜材料層。?

步驟8：通過粘貼材料將IC芯片配置于內(nèi)芯片載體或內(nèi)引腳表面的第一金屬材料層上。?

步驟9：IC芯片上的多個鍵合焊盤通過金屬導(dǎo)線分別連接至內(nèi)芯片載體和內(nèi)引腳配置的第一金屬材料層。?

步驟10：采用注塑方法用塑封材料包覆密封IC芯片、粘貼材料、金屬導(dǎo)線、芯片載體、引腳和第一金屬材料層。?