[發明專利]芯片堆疊結構及其制造方法

有效

• 申請號: 201210547852.3
• 申請日: 2012-12-17
• 公開（公告）號: CN103066041A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 陳崢嶸
• 申請（專利權）人: 三星半導體（中國）研究開發有限公司;三星電子株式會社
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 韓芳;郭鴻禧

技術領域

本申請涉及一種芯片堆疊結構及其制造方法，更具體地講，本申請涉及一種將硅通孔芯片和非硅通孔芯片互連的芯片堆疊結構及其制造方法。

背景技術

為了實現多芯片堆疊，通常在芯片中形成硅通孔，然后通過硅通孔實現不同芯片之間的電互連。例如，利用硅通孔技術在芯片中蝕刻形成硅通孔，然后在硅通孔中形成導電通道。當多個芯片堆疊時，通過硅通孔中的導電通道實現不同芯片之間的電互連。

然而，為了將多個芯片堆疊在一起，需要在每個芯片中形成硅通孔結構，這樣會導致工藝復雜，并且導致制造成本增加和生產效率下降。另外，在每個芯片中形成硅通孔結構在芯片測試方面存在難度，成品率低，并且包含硅通孔的芯片無法與其它芯片形成多層堆疊。

發明內容

為了解決現有技術中的上述問題，本發明提供了一種芯片堆疊結構。所述芯片堆疊結構包括：基板；焊球，形成在基板下方，用于電連接到外部電路；硅通孔芯片和非硅通孔芯片，交替地設置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的電連接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一種的電連接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的電連接；導電支撐結構，位于硅通孔芯片之間，用于支撐硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之間的電連接。

根據本發明的實施例，所述導電支撐結構的厚度與所述非硅通孔芯片的厚度基本相同。

根據本發明的實施例，在所述導電支撐結構中形成導電通孔，所述導電通孔與第二通孔或第三通孔電連接。

可選地，所述導電支撐結構為形成在硅通孔芯片下方的臺階結構，所述臺階結構與硅通孔芯片是一體的。

可選地，所述導電支撐結構為形成在硅通孔芯片和非硅通孔芯片之間的單獨元件。

優選地，所述導電支撐結構的高度適于在硅通孔芯片之間插入非硅通孔芯片。

本發明還提供了一種芯片堆疊結構的制造方法，所述方法包括以下步驟：提供硅通孔芯片和非硅通孔芯片，在硅通孔芯片中形成有第一通孔、第二通孔和第三通孔；將硅通孔芯片和非硅通孔芯片交替地層疊在基板上，并且在硅通孔芯片之間設置導電支撐結構，其中，第一通孔用于非硅通孔芯片的電連接，第二通孔用于非硅通孔芯片和硅通孔芯片中的至少一種的電連接，第三通孔用于硅通孔芯片的電連接。

可選地，所述導電支撐結構為形成在硅通孔芯片下方的臺階結構，所述臺階結構與硅通孔芯片是一體的。

可選地，所述導電支撐結構為形成在硅通孔芯片和非硅通孔芯片之間的單獨元件。

根據本發明的芯片堆疊結構可以實現硅通孔芯片和非硅通孔芯片之間的互聯，即，通過僅在一部分芯片上形成通孔，可以實現多個芯片之間的互連。

附圖說明

通過下面結合附圖進行的詳細描述，本發明的特征和優點將變得更容易理解，在附圖中：

圖1是根據本發明第一實施例的芯片堆疊結構的局部分開的示意圖；

圖2是根據本發明第二實施例的芯片堆疊結構的局部分開的示意圖；

圖3是根據本發明的芯片堆疊結構的導電支撐結構的俯視圖；

圖4是根據本發明的芯片堆疊結構的芯片表面布線圖；

圖5是根據本發明第一實施例的制造芯片堆疊結構的方法的示意圖；

圖6是根據本發明第二實施例的制造芯片堆疊結構的方法的示意圖。

具體實施方式

本發明提供了一種芯片堆疊結構及其制造方法。根據本發明的芯片堆疊結構及其制造方法通過在硅通孔芯片與非硅通孔芯片之間設置導電支撐結構，能夠實現硅通孔芯片與非硅通孔芯片之間的電互連。

在下文中，將參照附圖來詳細描述本發明的實施例。圖1是根據本發明第一實施例的芯片堆疊結構的局部分開的示意圖。圖3是根據本發明的芯片堆疊結構的導電支撐結構的俯視圖。圖4是根據本發明的芯片堆疊結構的芯片表面布線圖。圖5是根據本發明第一實施例的制造芯片堆疊結構的方法的示意圖。