[發明專利]半導體器件和制造該半導體器件的方法

有效

• 申請號: 201210544128.5
• 申請日: 2012-12-14
• 公開（公告）號: CN103178048B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 井上尚也;金子貴昭;林喜宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 李蘭,孫志湧

相關申請的交叉引用

于2011年12月16日提交的日本專利申請No.2011-275182，包括說明書、附圖和摘要，通過引用其整體而合并于此。

背景技術

本發明涉及一種半導體器件和制造該半導體器件的方法。

隨著近年來半導體器件中互連的精密，已經提出了多種半導體器件結構。

日本未審專利申請公布No.2010-141230描述了以下半導體器件。在第一互連層的絕緣層中提供第一互連和柵電極。在第一互連層上方提供與柵電極接觸的柵極絕緣膜。在柵極絕緣膜上方提供半導體層。半導體器件包括柵電極、柵極絕緣膜和半導體層。因而，在互連層中可以形成具有新功能的元件。

WO?2007/063966描述了下述使用氧化物半導體的半導體器件。在襯底上方提供n-型氧化物半導體層。在該n-型氧化物半導體層中，在溝道部的兩側上方提供氧化物導體層。在n-型氧化物半導體層和氧化物導體層上方提供柵極絕緣膜。在柵極絕緣膜上方提供柵電極。它描述了這樣可以改進產品產量。

日本未審專利申請公布No.2007-157932描述了下述半導體器件。在半導體襯底上方形成集成電路。在集成層電路上方提供具有凹部的絕緣物。形成非晶體半導體層（大體上是單晶半導體微粒）以便覆蓋絕緣層和凹部。在非晶體半導體層中，通過離子注入，在互相隔離的位置形成源極區和漏極區。在非晶體半導體層上方提供柵極絕緣膜。在柵極絕緣膜上方，在平面圖中位于源極區和漏極區之間的區域中提供柵電極。在非晶體半導體層之上的互連層中提供源電極和漏電極。即，源電極和漏電極在與柵電極相同的一側與非晶體半導體層接觸。其描述了可以抑制芯片面積的增加。它進一步地公開了非晶體半導體層或大體上的單晶半導體微粒包含Si。該文獻沒公開非晶體半導體層包含其他材料的情形。

由Hisao?Yabu?Ta等人在App.Phys.Lett.，Vol.89，112123（2006）中發表的“High-mobility?thin-film?transistor?with?amorphous?InGaZnO₄channel?fabricated?by?room?temperature?rf-magnetron?sputtering（具有通過室溫射頻磁控濺射制造的非晶InGaZnO₄溝道的高移動性薄膜晶體管）”中公開了一種半導體器件，其具有低溫濺射的非晶InGaZnO₄膜。

發明內容

例如，如在上述的JP-A?No.2010-141230，WO?2007/063966和JP-A2007-157932中，公開了其中在多互連層中提供半導體元件的半導體器件。本發明人已經發現，半導體元件可以提供在多層互連層中，而且可以提供在這些專利文獻中未公開的各種結構的多層互連層中。

根據本發明的一個方面，半導體器件包括：襯底；第一互連層，該第一互連層提供在襯底上方；第二互連層，該第二互連層提供在第一互連層上方；第一層間絕緣層，該第一層間絕緣層提供在第一互連層中；半導體層，該半導體層提供在第二互連層中并且與第一層間絕緣層接觸；柵極絕緣膜，該柵極絕緣膜提供在半導體層上方；柵電極，該柵電極提供在柵極絕緣膜上方；以及至少兩個第一通路，這至少兩個第一通路提供在第一互連層中，并且通過它們的上端與與半導體層接觸。

根據本發明的另一個方面，制造半導體器件的方法包括：在襯底上方形成第一層間絕緣層；在第一層間絕緣層中形成至少兩個第一通路；形成半導體層以便與第一層間絕緣層和第一通路接觸并且在平面圖中與第一通路重疊；在半導體層上方形成柵極絕緣膜；以及在柵極絕緣膜上方形成柵電極。

根據本發明的又一個方面，在多層互連層中提供的半導體層、柵極絕緣膜、柵電極和第一通路形成有源元件。因此，能夠提供一種半導體器件，其中在多層互連層中提供有源元件，從而減小芯片面積。

根據本發明的這些方面，可以提供一種半導體器件，其中在多層互連層中形成有源元件，并且減小了芯片面積。

附圖說明

圖1是示出根據第一實施例的半導體器件的構造的截面圖；

圖2A是根據第一實施例的有源元件的截面圖；

圖2B是根據第一實施例的有源元件的平面圖；

圖3是用于解釋根據第一實施例的半導體器件的制造方法的截面圖；

圖4A和4B是用于解釋根據第一實施例的半導體器件的制造方法的截面圖；

圖5A和5B是用于解釋根據第一實施例的半導體器件的制造方法的截面圖；