[發明專利]低壓差分信號LVDS結構電路

在審

• 申請號: 201210539505.6
• 申請日: 2012-12-13
• 公開（公告）號: CN103873044A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 李小亮;郭先清;傅璟軍;胡文閣
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及集成電路技術領域，特別涉及一種低壓差分信號LVDS結構電路。

背景技術

CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體）集成電路的迅速發展使得傳輸數據不斷增大，傳輸速度不斷增快。過去的高速數據通常用并口傳輸，但是這消耗了更多的面積和功耗。LVDS（Low?Voltage?Differential?Signal，低壓差分信號）標準的提出提供了快速低耗的數據傳輸方式，LVDS的設計涉及的領域是低壓差差分輸出應用于高速領域。

其中，圖1為LVDS的基本結構示意圖，圖中開關101，104和102，103交替打開，outp和outn交替輸出低壓差高低電平，實現數據傳輸。

LVDS的基本結構通過電路實現時，電流源由普通電流鏡提供，整個信號通路上加上相應電阻，用以滿足所需的輸出低壓差電平。如圖2所示，開關201，202，203，204與圖1中的開關順序相同，R1’=R2’，R3’=R4’。通過設計R1’，R2’，R3’，R4’的阻值達到需要的輸出電平要求。

現有技術的缺點是，一方面，由于工作速度快，通用的共模反饋有時無法達到所要求的速度，造成了LVDS輸出的共模電平偏離了相應的要求范圍，無法正確傳輸數據。另一方面，由于LVDS的輸出壓差較小，例如MIPI（Mobile?Industry?ProcessorInterface，移動產業處理器接口）協議中為200毫伏，其中典型值高電平為300毫伏，低電平為100毫伏），在這樣的低壓差條件下，LVDS往往無法適應工藝PVT（Process，Voltage，Temperature）的改變，導致輸出的數據出現誤差。

發明內容

本發明的目的旨在至少解決上述的技術缺陷之一。

為此，本發明的目的在于提出一種低壓差分信號LVDS結構電路，滿足了高速狀態下的正常工作，以及較大范圍內PVT的適應能力。

為達到上述目的，本發明的實施例提出了一種低壓差分信號LVDS結構電路，包括：LVDS模塊，所述LVDS模塊具有第一輸出端和第二輸出端；第一電流鏡模塊和第二電流鏡模塊，其中，所述第一電流鏡模塊連接在所述LVDS模塊和電源之間，所述第二電流鏡模塊連接在所述LVDS模塊和地之間，且所述第一電流鏡模塊和第二電流鏡模塊的輸出電流可調；采樣模塊，用于采樣所述第一輸出端和第二輸出端之間的共模電平；以及反饋控制網絡模塊，用于根據采樣的所述共模電平分別生成第一反饋信號和第二反饋信號并分別發送至所述第一電流鏡模塊和第二電流鏡模塊，并對所述第一電流鏡模塊和第二電流鏡模塊的輸出電流進行調整，其中，當所述共模電平大于第一預設值時，減小所述第一電流鏡模塊的輸出電流并增加所述第二電流鏡模塊的輸出電流，當所述共模電平小于第二預設值時，增加所述第一電流鏡模塊的輸出電流并減小所述第二電流鏡模塊的輸出電流，所述第一預設值大于所述第二預設值。

根據本發明實施例的LVDS結構電路，能夠滿足共模反饋所要求的速度，共模電平不會偏離相應的要求范圍，從而能夠正確傳輸數據，并且減少傳輸數據時出現的誤差。因此，本發明實施例提出的LVDS結構電路滿足了高速狀態下的正常工作，以及較大范圍內PVT的適應能力。

本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1為現有的一種LVDS的基本結構示意圖；

圖2為現有的另一種LVDS的基本結構示意圖；

圖3為根據本發明實施例的低壓差分信號LVDS結構電路的原理圖；

圖4為根據本發明一個實施例的低壓差分信號LVDS結構電路的原理圖；以及

圖5為適合于本發明實施例低壓差分信號LVDS結構電路的運放原理圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。