[發(fā)明專利]低壓差分信號LVDS結(jié)構(gòu)電路在審
| 申請?zhí)枺?/td> | 201210539505.6 | 申請日： | 2012-12-13 |
| 公開（公告）號： | CN103873044A | 公開（公告）日： | 2014-06-18 |
| 發(fā)明（設(shè)計）人： | 李小亮;郭先清;傅璟軍;胡文閣 | 申請（專利權(quán)）人： | 比亞迪股份有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185 |
| 代理公司： | 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201 | 代理人： | 張大威 |
| 地址： | 518118 廣東省*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 低壓 信號 lvds 結(jié)構(gòu) 電路 | ||
1.一種低壓差分信號LVDS結(jié)構(gòu)電路，其特征在于，包括：
LVDS模塊，所述LVDS模塊具有第一輸出端和第二輸出端；
第一電流鏡模塊和第二電流鏡模塊，其中，所述第一電流鏡模塊連接在所述LVDS模塊和電源之間，所述第二電流鏡模塊連接在所述LVDS模塊和地之間，且所述第一電流鏡模塊和第二電流鏡模塊的輸出電流可調(diào)；
采樣模塊，用于采樣所述第一輸出端和第二輸出端之間的共模電平；以及
反饋控制網(wǎng)絡(luò)模塊，用于根據(jù)采樣的所述共模電平分別生成第一反饋信號和第二反饋信號并分別發(fā)送至所述第一電流鏡模塊和第二電流鏡模塊，并對所述第一電流鏡模塊和第二電流鏡模塊的輸出電流進(jìn)行調(diào)整，其中，當(dāng)所述共模電平大于第一預(yù)設(shè)值時，減小所述第一電流鏡模塊的輸出電流并增加所述第二電流鏡模塊的輸出電流，當(dāng)所述共模電平小于第二預(yù)設(shè)值時，增加所述第一電流鏡模塊的輸出電流并減小所述第二電流鏡模塊的輸出電流，所述第一預(yù)設(shè)值大于所述第二預(yù)設(shè)值。
2.如權(quán)利要求1所述的LVDS結(jié)構(gòu)電路，其特征在于，所述采樣模塊進(jìn)一步包括：
串聯(lián)在所述第一輸出端和第二輸出端之間的第一采樣電阻和第二采樣電阻；
第三輸出端，所述第三輸出端連接在所述第一采樣電阻和第二采樣電阻之間，所述第三輸出端用于輸出所述共模電平。
3.如權(quán)利要求1或2所述的LVDS結(jié)構(gòu)電路，其特征在于，所述反饋控制網(wǎng)絡(luò)模塊進(jìn)一步包括：
第一恒流源；
與所述第一恒流源分別相連的第一電流支路和第二電流支路，且所述第一電流支路和第二電流支路的電流之和等于所述第一恒流源的輸出電流；
第四輸出端和第五輸出端，所述第四輸出端分別與所述第一電流支路和第一電流鏡模塊相連，所述第五輸出端分別與所述第二電流支路和第二電流鏡模塊相連，
其中，所述第一電流支路與所述采樣模塊相連，所述第一電流支路用于在所述共模電平大于所述第一預(yù)設(shè)值時減小所述第一電流支路的輸出電流，并且通過所述第四輸出端控制所述第一電流鏡模塊減小所述第一電流鏡模塊的輸出電流，以及在所述共模電平小于所述第二預(yù)設(shè)值時增加所述第一電流支路的輸出電流，并且通過所述第四輸出端控制所述第一電流鏡模塊增加所述第一電流鏡模塊的輸出電流，所述第二電流支路用于在所述共模電平大于所述第一預(yù)設(shè)值時增加所述第二電流支路的輸出電流，并通過所述第五輸出端控制所述第二電流鏡模塊增加所述第二電流鏡模塊的輸出電流，以及在所述共模電平小于所述第二預(yù)設(shè)值時減小所述第二電流支路的輸出電流，并通過所述第五輸出端控制所述第二電流鏡模塊減小所述第二電流鏡模塊的輸出電流。
4.如權(quán)利要求3所述的LVDS結(jié)構(gòu)電路，其特征在于，所述第一電流支路進(jìn)一步包括：
第一PMOS管，所述第一PMOS管的柵極與所述采樣模塊的輸出端相連，所述第一PMOS管的源極與所述第一恒流源相連；
第一NMOS管，所述第一NMOS管的漏極分別與所述第一PMOS管的漏極和所述第四輸出端相連，所述第一NMOS管的漏極與柵極相連，所述第一NMOS管的源極接地。
5.如權(quán)利要求3所述的LVDS結(jié)構(gòu)電路，其特征在于，所述第二電流支路進(jìn)一步包括：
第二PMOS管，所述第二PMOS管的柵極與第一基準(zhǔn)電壓相連，所述第二PMOS管的源極與所述第一恒流源相連；
第二NMOS管，所述第二NMOS管的漏極分別與所述第二PMOS管的漏極和所述第五輸出端相連，所述第二NMOS管的漏極與柵極相連，所述第二NMOS管的源極接地。
6.如權(quán)利要求5所述的LVDS結(jié)構(gòu)電路，其特征在于，還包括：
連接在所述第五輸出端與所述第二電流鏡模塊之間的補(bǔ)償電容和調(diào)零電阻。
7.如權(quán)利要求3所述的LVDS結(jié)構(gòu)電路，其特征在于，所述第二電流鏡模塊進(jìn)一步包括：
第三NMOS管，所述第三NMOS管的柵極與VBN相連，所述第三NMOS管的源極接地；
第四NMOS管，所述第四NMOS管的柵極與所述第五輸出端相連，所述第四NMOS管的源極接地，所述第四NMOS管的漏極分別與所述第三NMOS管的漏極和所述LVDS模塊相連。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于比亞迪股份有限公司，未經(jīng)比亞迪股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210539505.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 信號調(diào)制方法、信號調(diào)制裝置、信號解調(diào)方法和信號解調(diào)裝置
- 亮度信號/色信號分離裝置和亮度信號/色信號分離方法
- 信號調(diào)制方法、信號調(diào)制裝置、信號解調(diào)方法和信號解調(diào)裝置
- 信號調(diào)制方法、信號調(diào)制裝置、信號解調(diào)方法和信號解調(diào)裝置
- 雙耳信號的信號生成
- 雙耳信號的信號生成
- 信號處理裝置、信號處理方法、信號處理程序
- USBTYPEC信號轉(zhuǎn)HDMI信號的信號轉(zhuǎn)換線
- 信號盒（信號轉(zhuǎn)換）
- 信號調(diào)制方法、信號調(diào)制裝置、信號解調(diào)方法和信號解調(diào)裝置
- 支持視頻記錄設(shè)備的手機(jī)及其支持視頻記錄設(shè)備的方法
- LVDS開短路檢測裝置的檢測方法
- LVDS視頻信號轉(zhuǎn)換為適用于16LaneV-BY-ONE視頻信號的方法及系統(tǒng)
- LVDS視頻信號轉(zhuǎn)換為適用于V-BY-ONE視頻信號的方法及系統(tǒng)
- LVDS視頻信號轉(zhuǎn)換為DP視頻信號的方法及系統(tǒng)
- LVDS視頻信號轉(zhuǎn)換為1LANE DP視頻信號的方法及系統(tǒng)
- LVDS視頻信號轉(zhuǎn)換為2LANE DP視頻信號的方法及系統(tǒng)
- LVDS視頻信號自動測試方法和裝置
- 一種LVDS信號識別與顯示電路系統(tǒng)
- 基于M-LVDS總線的多板卡通信系統(tǒng)及方法
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
