[發明專利]一種CMOS電路結構、其制備方法及顯示裝置

無效

• 申請號: 201210537466.6
• 申請日: 2012-12-12
• 公開（公告）號: CN103000631A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 任章淳
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/26
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種CMOS電路結構，具有PMOS區域和NMOS區域，其特征在于，包括：依次位于襯底基板之上的PMOS半導體層和NMOS半導體層、柵絕緣層、PMOS柵極和NMOS柵極、層間介質層、以及PMOS源漏極和NMOS源漏極，其中，

所述PMOS半導體層、PMOS柵極和PMOS源漏極位于PMOS區域內；所述PMOS半導體層由P型摻雜多晶硅材料制成；

所述NMOS半導體層、NMOS柵極和NMOS源漏極位于NMOS區域內；所述NMOS半導體層由氧化物材料制成。

2.如權利要求1所述的CMOS電路結構，其特征在于，所述氧化物材料為銦鎵氧化鋅IGZO、氧化鋅ZnO、氧化銦鋅IZO、銦錫氧化鋅ITZO。

3.如權利要求1所述的CMOS電路結構，其特征在于，還包括：位于所述襯底基板與所述PMOS半導體層和NMOS半導體層之間的緩沖層。

4.如權利要求1所述的CMOS電路結構，其特征在于，所述PMOS源漏極通過過孔與所述PMOS半導體層連接；所述NMOS源漏極通過過孔與所述NMOS半導體層連接。

5.如權利要求1-4任一項所述的CMOS電路結構，其特征在于，還包括：依次位于所述PMOS源漏極和NMOS源漏極之上的平坦層、以及作為陽極的像素層，所述像素層通過過孔與所述PMOS源漏極的源極或漏極電性相連。

6.如權利要求5所述的CMOS電路結構，其特征在于，還包括：位于所述像素層之上的像素限定層。

7.一種顯示裝置，其特征在于，包括如權利要求1-6任一項所述的CMOS電路結構。

8.一種CMOS電路結構的制備方法，其特征在于，包括：

在襯底基板之上形成位于PMOS區域的PMOS半導體層的圖形，以及位于NMOS區域的NMOS半導體層的圖形；其中，所述PMOS半導體層由多晶硅材料制成，所述NMOS半導體層由氧化物材料制成；

在所述PMOS半導體層和NMOS半導體層上形成柵絕緣層；

在所述柵絕緣層上形成位于PMOS區域內的PMOS柵極的圖形，以及位于NMOS區域內的NMOS柵極的圖形；

對所述PMOS半導體層進行P型離子摻雜；

在所述PMOS柵極和NMOS柵極上形成層間介質層的圖形；

在所述層間介質層上形成位于PMOS區域內的PMOS源漏極的圖形，以及位于NMOS區域內的NMOS源漏極的圖形。

9.如權利要求8所述的制備方法，其特征在于，所述在襯底基板之上形成位于PMOS區域的PMOS半導體層的圖形，具體包括：

在襯底基板上形成a-Si層的圖形；

利用u-結晶化、激光退火、選擇性激光燒結、金屬誘導晶化、金屬誘導橫向結晶或連續粒狀結晶硅的方式將a-Si層晶化形成PMOS半導體層。

10.如權利要求8所述的制備方法，其特征在于，在襯底基板之上形成位于NMOS區域的NMOS半導體層的圖形時，具體采用濺射、原子層沉積或金屬有機化學氣象沉積的方式形成所述NMOS半導體層。

11.如權利要求8所述的制備方法，其特征在于，對所述PMOS半導體層進行P型離子摻雜，具體包括：

在所述NMOS柵極上形成覆蓋NMOS區域的摻雜阻擋層的圖形；

對具有摻雜阻擋層的襯底基板注入P型離子；

剝離所述摻雜阻擋層。

12.如權利要求8-11任一項所述的制備方法，其特征在于，在襯底基板之上形成位于PMOS區域的PMOS半導體層的圖形之前，還包括：

在所述襯底基板上形成緩沖層。

13.如權利要求8-11任一項所述的制備方法，其特征在于，還包括：

在所述PMOS源漏極和NMOS源漏極之上形成平坦層的圖形；

在所述平坦層上形成作為陽極的像素層的圖形，所述像素層與所述PMOS源漏極的源極或漏極電性相連；

在所述像素層上形成像素限定層的圖形。