[發(fā)明專(zhuān)利]芯片測(cè)試結(jié)構(gòu)、裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210535779.8
• 申請(qǐng)日: 2012-12-12
• 公開(kāi)（公告）號(hào): CN103869234A
• 公開(kāi)（公告）日: 2014-06-18
• 發(fā)明（設(shè)計(jì)）人: 林景洋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 復(fù)格企業(yè)股份有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 臧建明

技術(shù)領(lǐng)域

本發(fā)明關(guān)于一種測(cè)試結(jié)構(gòu)、裝置及方法，特別關(guān)于一種芯片測(cè)試結(jié)構(gòu)、裝置及方法。

背景技術(shù)

近年來(lái)由于芯片制造技術(shù)的提升，有效地增加了生產(chǎn)的速度，大量的芯片快速地被制造出來(lái)，如果沒(méi)有測(cè)試流程將不良的芯片篩選，會(huì)為應(yīng)用帶來(lái)極大的不便，伴隨著生產(chǎn)加速而有必要同步演進(jìn)的測(cè)試技術(shù)，成了目前芯片制造廠(chǎng)最渴望精進(jìn)的課題。

芯片生產(chǎn)雖然依照標(biāo)準(zhǔn)流程進(jìn)行，一切由機(jī)械化處理，但是并不能保證生產(chǎn)出來(lái)的芯片百分之百的品質(zhì)，必定會(huì)有一定比率的不良品，該些不良品如果流入市面或是安裝到高精度的儀器上，將會(huì)造成使用者極大的不便；因此，有必要對(duì)生產(chǎn)出來(lái)的芯片做品質(zhì)測(cè)試，將不良品篩選出來(lái)；如果測(cè)試流程的速度可以有效提升，還可以加快銷(xiāo)售的速度，進(jìn)一步增進(jìn)以芯片制作儀器的速度。

芯片測(cè)試的方式是將電信號(hào)輸送至待測(cè)芯片里，再讓信號(hào)由芯片回傳給測(cè)試系統(tǒng)，讓系統(tǒng)辨認(rèn)信號(hào)的完整性，藉此評(píng)斷芯片的良劣與否。

然而，現(xiàn)有的測(cè)試系統(tǒng)僅一次對(duì)一個(gè)芯片做測(cè)試。若有多個(gè)待測(cè)芯片時(shí)，測(cè)試系統(tǒng)需依次地對(duì)該些待測(cè)芯片進(jìn)行測(cè)試，并無(wú)法同時(shí)測(cè)試該些芯片；因此，該些待測(cè)芯片都測(cè)試完將會(huì)耗費(fèi)大量的時(shí)間。再者，該些芯片測(cè)試完后，必需將該些芯片從測(cè)試系統(tǒng)取出后，才能讓下一批待測(cè)芯片裝放置在該測(cè)試系統(tǒng)中來(lái)進(jìn)行測(cè)試；換言之，下一批的待測(cè)芯片無(wú)法短時(shí)間內(nèi)就放置在測(cè)試系統(tǒng)中進(jìn)行測(cè)試，而是需等到前一批芯片從測(cè)試系統(tǒng)取出后。總結(jié)地說(shuō)，現(xiàn)有的芯片測(cè)試系統(tǒng)在測(cè)試多個(gè)或多批芯片時(shí)，測(cè)試效率并不佳。

有鑒于此，提供一種可改善上述缺失的芯片測(cè)試結(jié)構(gòu)、裝置或方法，乃為業(yè)界亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的一目的在于提供一種芯片測(cè)試結(jié)構(gòu)、裝置及方法，可改善多個(gè)或多批芯片的測(cè)試效率。

為達(dá)上述目的，本發(fā)明提供的芯片測(cè)試結(jié)構(gòu)，包括一測(cè)試元件、一承載元件及多個(gè)芯片。測(cè)試元件具有一第一基板、至少一第一電連接器及一測(cè)試模塊，測(cè)試模塊及第一電連接器都設(shè)置在第一基板上，且第一電連接器電性連接測(cè)試模塊；承載元件具有一第二基板、至少一第二電連接器及多個(gè)芯片承載座，芯片承載座及第二電連接器都設(shè)置在該第二基板上，且第二電連接器電性連接該些芯片承載座；芯片分別可分離地設(shè)置在芯片承載座上；第一電連接器及第二電連接器相電性連接，以使該測(cè)試模塊得以檢測(cè)該些芯片承載座上的該些芯片。

為達(dá)上述目的，本發(fā)明提供的芯片測(cè)試裝置，包括：一外殼，具有一第一基座及一第二基座，該第一基座及該第二基座分別具有多個(gè)軌道，該第一基座及該第二基座為相并排；以及至少一如上所述的芯片測(cè)試結(jié)構(gòu)，該芯片測(cè)試結(jié)構(gòu)的該測(cè)試元件設(shè)置在該第一基座的該些軌道的其中一個(gè)上，該承載元件設(shè)置在該第二基座的該些軌道的其中一個(gè)上。

為達(dá)上述目的，本發(fā)明提供的芯片測(cè)試方法，包括：將多個(gè)芯片分別設(shè)置在一承載元件的多個(gè)芯片承載座上；將該承載元件電性連接一測(cè)試元件，使得該測(cè)試元件的一測(cè)試模塊電性連接該些芯片承載座及該些芯片；以及使該測(cè)試模塊檢測(cè)該些芯片承載座上的該些芯片。

為讓上述目的、技術(shù)特征及優(yōu)點(diǎn)能更明顯易懂，下文以較佳的實(shí)施例配合所示附圖進(jìn)行詳細(xì)說(shuō)明。

附圖說(shuō)明

圖1為依據(jù)本發(fā)明的第一實(shí)施例的芯片測(cè)試結(jié)構(gòu)的示意圖；

圖2為圖1的芯片測(cè)試結(jié)構(gòu)的芯片及芯片承載座的示意圖；

圖3為依據(jù)本發(fā)明的第二實(shí)施例的芯片測(cè)試結(jié)構(gòu)的示意圖；

圖4為依據(jù)本發(fā)明的第三實(shí)施例的芯片測(cè)試裝置的示意圖；

圖5為圖4的芯片測(cè)試裝置的基座的示意圖；

圖6為圖4的芯片測(cè)試裝置的測(cè)試結(jié)構(gòu)與外殼的示意圖；

圖7為依據(jù)本發(fā)明的第四實(shí)施例的芯片測(cè)試方法的流程圖。

附圖標(biāo)記說(shuō)明：

1、2：芯片測(cè)試結(jié)構(gòu)；

3：芯片測(cè)試裝置；

10：測(cè)試元件；

11：第一基板；

12：第一電連接器；

13：測(cè)試模塊；

20：承載元件；

21：第二基板；

22：第二電連接器；

23：芯片承載座；

24：把手；

30：芯片；

40：連接件；

50：外殼；

51：第一基座；

511：軌道；

52：第二基座；

521：軌道；

53：隔板；

60：加熱器。

具體實(shí)施方式