[發明專利]一種衛星導航接收機FPGA快速加載方法

有效

• 申請號: 201210535152.2
• 申請日: 2012-12-11
• 公開（公告）號: CN103034515A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 賈長輝;陳少華;楊雄軍;李春波
• 申請（專利權）人: 北京遙測技術研究所;航天長征火箭技術有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G01S19/13
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 范曉毅

1.一種衛星導航接收機FPGA快速加載方法，其特征在于包括如下步驟：

(1)、將TMS32C64系列的DSP芯片、FLASH芯片、RS232電平轉換芯片、第一固定電阻器R1、第二固定電阻器R2、第三固定電阻器R3和FPGA芯片進行連接，具體連接方法如下：

將TMS32C64系列的DSP芯片的EMIFB接口的BEA[20..1]、BED[15..0]、BWE、BRE與FLASH芯片的地址線A[19..0]、數據線DQ[15..0]、WE、OE分別連接；DSP芯片15個通用GPIO中任意兩個引腳與FLASH芯片地址A[21..20]連接作為FLASH分段擴展地址；TMS32C64系列的DSP芯片的EMIFA接口的AEA[19..3]、AED[31..0]、AWE、AOE、ARE均與FPGA芯片的IO引腳連接；TMS32C64系列的DSP芯片的多功能緩沖串口的DX_m引腳與FPGA芯片的串行被動加載專用數據線DATA0連接，TMS32C64系列的DSP芯片的CLKX_m引腳與FPGA的串行被動加載專用時鐘線DCLK連接；TMS32C64系列的DSP芯片中15個通用GPIO中任意三個引腳與FPGA芯片的三個專用配置引腳連接；電阻R1、R2、R3一端分別與FPGA芯片的所述三個專用配置引腳連接，另一端分別與FPGA電源連接；RS232電平轉換芯片數據線T1IN和R1OUT引腳與FPGA的IO引腳連接，數據線T1OUT和R1IN引腳通過電纜與外部計算機RS232串口連接；其中DX_m與CLKX_m中的m為0、1或2；

(2)、上電初始化TMS32C64系列的DSP芯片時，將TMS32C64系列的DSP芯片內部的多功能緩沖串口McBSP_m設置為SPI主控工作模式，具體設置過程如下：

設置多功能緩沖串口McBSP_m的SPCR寄存器McBSP_m_SPCR等于0X411801，即將其中5位寄存器值設置為如下值：

CLKSTP＝11b，

設置多功能緩沖串口McBSP_m的PCR寄存器McBSP_m_PCR等于0X208，即將其中2位寄存器值設置為如下值：

CLK×M＝1b，CLKXP＝0b；

設置多功能緩沖串口McBSP_m的XCR寄存器McBSP_m_XCR等于0XA900B0，即將其中16位寄存器值設置為如下值：

XPHASE＝0b，XCOMPAND＝01b，XDATDLY＝01b，

×FRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b；

設置多功能緩沖串口McBSP_m的SRGR寄存器McBSP_m_SRGR等于0X20000003，即將其中3位寄存器值設置為如下值：

CLKSM＝1b，CLKGDV＝11b；

(3)、將TMS32C64系列的DSP芯片中與FPGA芯片的三個專用配置引腳中的配置啟動引腳連接的GPIO引腳置1拉高，之后置0拉低，再置1拉高，啟動FPGA程序加載；

(4)、TMS32C64系列的DSP芯片經EMIFB口從FLASH芯片中按順序讀出FPGA程序數據，每次讀出32bit，再通過判定McBSP_m_SPCR寄存器第位為高或低確定D×_m是否為空閑，第位為低時DX_m為空閑，當DX_m為空閑時，將32bit數據送到DX_m寄存器中，多功能緩沖串口在CLKX_m上升沿自動將32bit數據由低位到高位次序發送到DX_m引腳上，FPGA芯片在DCLK0上升沿接收加載數據線DATA0上的數據，以此循環從FLASH芯片中讀出FPGA程序數據直到數據結尾；

(5)、當DX_m傳輸FPGA程序到結尾時，TMS32C64系列的DSP芯片讀取與FPGA三個專用配置引腳中的配置完成檢測引腳連接的GPIO的值，GPIO的值為高表示FPGA程序加載成功，結束加載，GPIO的值為低表示加載出錯，回到步驟(3)，DSP芯片重新啟動FPGA程序加載流程。