[發明專利]一種衛星導航接收機FPGA快速加載方法

有效

• 申請號: 201210535152.2
• 申請日: 2012-12-11
• 公開（公告）號: CN103034515A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 賈長輝;陳少華;楊雄軍;李春波
• 申請（專利權）人: 北京遙測技術研究所;航天長征火箭技術有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G01S19/13
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 范曉毅

技術領域

本發明屬于定位導航與控制技術領域，特別涉及一種衛星導航接收機FPGA快速加載方法。

背景技術

衛星導航接收機中FPGA芯片作為核心器件，實現對衛星信號的捕獲跟蹤等重要功能，接收機每次上電都需對FPGA芯片進行程序加載，加載時間對接收機啟動時間有很大影響。本發明主要解決衛星導航接收機FPGA程序加載時間過長的問題。衛星導航接收機中FPGA程序加載通常采用串行被動加載模式或采用專用加載芯片的主動加載模式。串行被動加載模式采用DSP芯片通用IO管腳作為FPGA專用加載時鐘數據線，FPGA程序保存在外置的FLASH中，這種方式受通用IO管腳訪問速度的限制，加載2M字節的程序需要6秒時間，速度較慢。采用專用加載芯片主動加載，速度較快，加載2M字節的程序需要0.9秒時間，但這種方式專用加載芯片燒寫FPGA程序需要使用FPGA芯片JTAG接口，衛星導航接收機整機裝配后引出FPGA芯片JTAG口到對外接插件上存在困難，并且引出JTAG口容易受到外部電磁干擾，影響接收機正常工作。

發明內容

本發明的目的在于克服現有技術的上述不足，提供一種衛星導航接收機FPGA快速加載方法，該方法加載時間短、易于外部程序升級，存儲容量大、加載速度快，不易受電磁干擾。

本發明的上述目的主要是通過如下技術方案予以實現的：

一種衛星導航接收機FPGA快速加載方法，包括如下步驟：

(1)、將TMS32C64系列的DSP芯片、FLASH芯片、RS232電平轉換芯片、第一固定電阻器R1、第二固定電阻器R2、第三固定電阻器R3和FPGA芯片進行連接，具體連接方法如下：

將TMS32C64系列的DSP芯片的EMIFB接口的BEA[20..1]、BED[15..0]、BWE、BRE與FLASH芯片的地址線A[19..0]、數據線DQ[15..0]、WE、OE分別連接；DSP芯片15個通用GPIO中任意兩個引腳與FLASH芯片地址A[21..20]連接作為FLASH分段擴展地址；TMS32C64系列的DSP芯片的EMIFA接口的AEA[19..3]、AED[31..0]、AWE、AOE、ARE均與FPGA芯片的IO引腳連接；TMS32C64系列的DSP芯片的多功能緩沖串口的DX_m引腳與FPGA芯片的串行被動加載專用數據線DATA0連接，TMS32C64系列的DSP芯片的CLKX_m引腳與FPGA的串行被動加載專用時鐘線DCLK連接；TMS32C64系列的DSP芯片中15個通用GPIO中任意三個引腳與FPGA芯片的三個專用配置引腳連接；電阻R1、R2、R3一端分別與FPGA芯片的所述三個專用配置引腳連接，另一端分別與FPGA電源連接；RS232電平轉換芯片數據線T1IN和R1OUT引腳與FPGA的IO引腳連接，數據線T1OUT和R1IN引腳通過電纜與外部計算機RS232串口連接；其中DX_m與CLKX_m中的m為0、1或2；

(2)、上電初始化TMS32C64系列的DSP芯片時，將TMS32C64系列的DSP芯片內部的多功能緩沖串口McBSP_m設置為SPI主控工作模式，具體設置過程如下：

設置多功能緩沖串口McBSP_m的SPCR寄存器McBSP_m_SPCR等于0X411801，即將其中5位寄存器值設置為如下值：

CLKSTP＝11b，

設置多功能緩沖串口McBSP_m的PCR寄存器McBSP_m_PCR等于0X208，即將其中2位寄存器值設置為如下值：

CLKXM＝1b，CLKXP＝0b；

設置多功能緩沖串口McBSP_m的×CR寄存器McBSP_m_XCR等于0XA900B0，即將其中16位寄存器值設置為如下值：

XPHASE＝0b，XCOMPAND＝01b，XDATDLY＝01b，

XFRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b；

設置多功能緩沖串口McBSP_m的SRGR寄存器McBSP_m_SRGR等于0X20000003，即將其中3位寄存器值設置為如下值：

CLKSM＝1b，CLKGDV＝11b；