[發明專利]一種IGBT及其制作方法

無效

• 申請號: 201210530076.6
• 申請日: 2012-12-10
• 公開（公告）號: CN103872111A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 談景飛;朱陽軍;胡愛斌;張文亮;王波
• 申請（專利權）人: 上海聯星電子有限公司;中國科學院微電子研究所;江蘇中科君芯科技有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及半導體器件制作工藝技術領域，更具體地說，涉及一種IGBT及其制作方法。

背景技術

絕緣柵雙極型晶體管（Insulated?Gate?Bipolar?Transistor，簡稱IGBT）是由雙極型三極管（BJT）和絕緣柵型場效應管（MOSFET）組成的復合全控型電壓驅動式功率半導體器件，兼有MOSFET器件的高輸入阻抗和電力晶體管（即巨型晶體管，簡稱GTR）的高速開關特性的優點，因此，IGBT作為一種必須的開關器件被廣泛的應用在變頻器和逆變器等電路結構中。

參考圖1，圖1為一種平面柵極結構的IGBT的結構示意圖，包括：N型輕摻雜（N^-）半導體襯底1；位于N^-半導體襯底1上表面的柵極結構以及源極結構；位于所述N^-半導體襯底1下表面的P型重摻雜（P⁺）集電區4。

所述源極結構包括：位于所述N^-半導體襯底1上表面內的P型阱區2；位于所述P型阱區2上表面內的N型重摻雜（N⁺）源區3。所述柵極結構包括：設置在所述N^-半導體襯底1上表面的柵極G。所述P⁺集電區4下表面設置有集電極C。其中，所述N^-半導體襯底1以及柵極G上方設置有電極層，所述電極層包括源極5。

理想情況下，N⁺源區3與P型阱區2構成的PN結應不導通。但是，實際上，上述IGBT在工作時，當空穴電流到達一定值時，IGBT導通后不能關斷，出現閂鎖效應，使IGBT出現閂鎖效應的空穴電流為閂鎖電流?，F有的IGBT閂鎖電流小，抗閂鎖能力較弱。

發明內容

為解決上述技術問題，本發明提供一種IGBT及其制作方法，以解決IGBT閂鎖電流小，抗閂鎖能力較弱的問題。

為實現上述目的，本發明提供如下技術方案：

一種IGBT，該IGBT包括：

半導體襯底；

位于所述半導體襯底上表面的柵極結構；

位于所述半導體襯底上表面內的阱區、源區和淺阱區，其中，所述阱區內設置有源區，所述阱區、源區以及淺阱區的上表面與所述半導體襯底的上表面齊平，所述阱區和所述淺阱區不接觸且摻雜類型相同；

位于所述阱區、淺阱區和源區表面上的源極；

位于所述半導體下表面的背面結構，所述背面結構包括集電區。

優選的，在上述IGBT中，所述柵極結構包括：第一子柵極以及第二子柵極，所述第一子柵極以及第二子柵極存在間隙。

優選的，在上述IGBT中，其特征在于，所述淺阱區的長度為0.5μm-2μm。

優選的，在上述IGBT中，所述淺阱區深度為0.5μm-1.5μm。

優選的，在上述IGBT中，所述背面結構還包括：

位于所述集電區下表面的集電極。

優選的，所述背面還包括：位于所述集電區上表面的緩沖層，所述緩沖層的摻雜類型與所述半導體襯底的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述半導體襯底的摻雜濃度。

本發明還提供了一種IGBT的制作方法，該方法包括：

提供一半導體襯底；

在所述半導體襯底上表面形成柵極結構；

在所述半導體襯底上表面內形成阱區、源區和淺阱區，其中，所述源區位于所述阱區表面內，所述阱區、源區以及淺阱區的上表面與所述半導體襯底的上表面齊平，所述阱區和所述淺阱區不接觸且摻雜類型相同；

在所述半導體下表面形成背面結構。

優選的，在上述方法中，所述淺阱區形成過程包括：

對所述半導體襯底進行離子注入，形成摻雜區；

經過退火，使所述摻雜區內的雜質離子擴散，形成設定寬度及深度的淺阱區。

優選的，在上述方法中，所述離子注入的注入劑量為1.0×10¹²cm^-2-1.0×10¹³cm^-2。

優選的，在上述方法中，所述離子注入的注入能量大于零，且小于40keV。

優選的，在上述方法中，退火溫度為800℃-1000℃。