[發明專利]高擊穿電壓的雙柵極半導體器件

有效

• 申請號: 201210529769.3
• 申請日: 2008-02-13
• 公開（公告）號: CN102983169A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: D·A·馬斯利阿;A·G·布拉卡爾;F·C·休恩;P·J·巴勞爾
• 申請（專利權）人: ACCO半導體公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/085;H01L21/336
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本申請為申請日為2008年2月13日、進入中國國家階段日為2010年9月21日、申請號為200880128225.8、發明名稱為“高擊穿電壓的雙柵極半導體器件”的PCT申請的分案申請。

技術領域

本發明總地涉及半導體器件。更具體而言，本發明涉及一種為功率應用而配置的半導體器件。

背景技術

為射頻(RF)功率應用而設計的互補金屬氧化物半導體(CMOS)器件傳統上要求在提高的RF性能比對更高的擊穿電壓之間的折衷。例如可以通過減小柵極幾何尺寸(例如通過使用短溝道長度)來提高CMOS器件的RF性能。然而更小的柵極幾何尺寸降低CMOS器件的擊穿電壓。由于降低的擊穿電壓在放大器配置中限制可在CMOS器件的輸出處獲得的電壓擺動，所以這樣的CMOS器件在功率應用中不太有用。

在針對擊穿電壓問題的一種方案中，可以設計CMOS器件以求電流驅動更大而電壓擺幅更小。然而更大電流驅動可能要求CMOS器件中的晶體管的寬度制作得大，因此給驅動電路帶來所不希望的電容性負載。

針對擊穿電壓問題的另一方案使用橫向擴散金屬氧化物半導體(LDMOS)晶體管。LDMOS晶體管在有源區域與漏極之間具有漂移區域。漂移區域為輕度摻雜并且經受最大電壓擺幅。由于漂移區域中的摻雜濃度受擊穿電壓要求限制，所以LDMOS器件折衷更高擊穿電壓與從漏極流向源極端子的漏極電流的更高總電阻(稱為導通狀態電阻)。

針對擊穿電壓問題的另一方案使用具有更厚和更高電阻率的襯底的器件。這些器件可以提供更高電壓性能但是也引入更高導通狀態損耗。這些器件包括降低表面電場(RESURF)器件，其中襯底二極管的耗盡區域與橫向二極管的耗盡區域相互作用以降低表面電場。在這些器件中，由于耗盡區域的橫向變寬，電壓擊穿增加。

因此需要一種與常規半導體器件相比提供改進的RF能力和更高功率的高擊穿電壓的半導體器件。

發明內容

本發明的實施例包括一種用于控制高擊穿電壓的雙柵極半導體器件的方法。該方法包括形成高擊穿電壓的雙柵極半導體器件，該器件包括在襯底上的金屬氧化物半導體柵極和基本上在阱區域中的結柵極，該阱區域基本上在襯底中。該方法還包括：基本上在阱區域中形成漏極；基本上在襯底中形成源極；以及將控制電路耦合到結柵極，該控制電路被配置成通過改變結柵極的有效電阻來控制在漏極與源極之間流動的電流。

根據本發明的另一實施例，一種方法包括通過以下操作來控制高擊穿電壓的雙柵極半導體器件：形成具有第一摻雜類型的襯底；基本上在襯底中形成源極，該源極具有第二摻雜類型；在設置于襯底上的氧化物層上形成第一柵極；形成基本上在襯底中并且具有第二摻雜類型的阱區域；基本上在阱區域中形成第二柵極，該第二柵極具有第一摻雜類型；以及基本上在阱區域中形成漏極，該漏極具有第二摻雜類型。該方法還包括：將控制電路耦合到第二柵極，該控制電路被配置成通過改變在阱區域中的漏極與源極之間的有效電阻來控制高擊穿電壓的雙柵極半導體器件，其中有效電阻控制在阱區域中的漏極與源極之間流動的電流。

本發明的實施例包括一種用于功率應用的高擊穿電壓的雙柵極半導體器件，該器件包括：襯底，具有第一摻雜類型；源極，基本上形成于襯底中，該源極具有第二摻雜類型；第一柵極，形成在設置于襯底上的氧化物層上；阱區域，具有第二傳導類型并且基本上形成于襯底中；以及漏極，基本上形成于阱區域中，該漏極具有第二摻雜類型。本發明的實施例還包括：第二柵極，基本上形成于阱區域中，該第二柵極具有第一摻雜類型，其中在高擊穿電壓的雙柵極半導體器件中流動的電流響應于向第二柵極施加的電壓。

附圖說明

附圖中的元件是為求簡化和簡潔起見示出，而未按比例繪制。一些元件的尺寸可以相對于其它元件有所擴大以有助于改進對本發明各種實施例的理解。

圖1圖示了包括MOS柵極、結柵極和兩個相鄰N+區域的雙柵極半導體器件的示例橫截面。

圖2圖示了包括MOS柵極、結柵極和使用傳導層來耦合的兩個N+區域的雙柵極半導體器件的示例橫截面。

圖3圖示了包括MOS柵極和結柵極以及設置于MOS柵極與結柵極之間的單個N+區域的雙柵極半導體器件的示例橫截面。

圖4圖示了處于操作的第二模式中的圖3的雙柵極半導體器件的示例橫截面。

圖5圖示了圖1至圖2的雙柵極半導體器件的示例電路圖。

圖6圖示了包括MOS柵極和結柵極的雙柵極半導體器件的示例橫截面。

具體實施方式