[發明專利]基于Booth算法的48x30位乘法器

無效

• 申請號: 201210527657.4
• 申請日: 2012-12-10
• 公開（公告）號: CN102999311A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 張友能
• 申請（專利權）人: 張友能
• 主分類號: G06F7/52
• 分類號: G06F7/52
• 代理公司: 北京雙收知識產權代理有限公司 11241
• 代理人: 王菊珍

1.一種基于Booth算法的48x30位乘法器，其特征在于，包括：

Bit位移位控制模塊，用于當檢測到啟動執行乘法控制指示指令有效時，接收30bit位乘數B的輸入，控制30bit位乘數B在每個計算周期從低到高逐bit移位；

部分積生成器，用于接收48bit位被乘數A的輸入以及所述bit位移位控制模塊在每個所述計算周期送來的所述乘數B的一組3個bit位的狀態值；根據Radix-4Booth算法并結合當前接收到的被乘數A和所述乘數B的一組3個bit位的狀態值生成一個部分積；

流水累加控制器，用于在所述bit位移位控制模塊的驅動下，控制部分積流水線累加器在每個計算周期內對部分積做一次加法運算；

部分積流水線累加器，用于在所述流水累加控制器的控制下，對所述部分積生成器送過來的每組部分積做累加運算；當完成所有部分積運算過程后輸出運算結果，并由所述流水累加控制器輸出運算結束指示標志。

2.根據權利要求1所述的基于Booth算法的48x30位乘法器，其特征在于，所述部分積流水線累加器的一次累加運算過程如下：

首先將保存在所述部分積流水線累加器的累加結果緩存器中的初始值取出，然后所述初始值與本次由所述部分積生成器送來的當前部分積進行累加，最后將當前累加結果回送到所述累加結果緩存器保存，以備下一計算周期使用。

3.根據權利要求2所述的基于Booth算法的48x30位乘法器，其特征在于，所述Radix-4Booth算法替換為Radix-8Booth算法或Radix-16Booth算法。