[發明專利]電流調諧的集成磁膜微電感的制作方法和電感調諧方法

有效

• 申請號: 201210525259.9
• 申請日: 2012-12-07
• 公開（公告）號: CN103022018A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 孔岑;周建軍;陸海燕
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01F41/18
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 夏雪

技術領域

本發明屬于微電子技術領域，基于射頻集成電路工藝，具體涉及一種集成磁膜微電感的制作方法和電感調諧方法，更具體涉及一種電流調諧的集成磁膜微電感的制作方法和電感調諧方法。

背景技術

在射頻電路的設計中，常常應用電感器件實現阻抗匹配、直流偏置、移相和濾波等各類功能，電感更是廣泛的應用在放大器、振蕩器、混頻器和匹配網絡等單元電路中。集成微電感是開發小體積、低重量、低造價、低功耗、低噪聲、低失真通信終端設備所必不可少的無源器件。從應用現狀來看，射頻電路中的集成微電感主要面臨兩個問題：(1)面積問題。微電感相對于其它無源元件，占用了巨大的芯片面積，阻礙了射頻集成電路的高度集成和低成本化。(2)性能問題。同時，電感性能的可調諧性將有助于各類智能RF/MMIC(射頻/微波單片集成電路)的發展。在常規射頻集成工藝中，采用適當的工藝在襯底上制作出平面螺旋形線圈實現集成電感的基本結構，從而實現電感的電學性能。高頻條件下襯底的漏電流和電磁耦合效應將使制作在襯底上的微電感的損耗迅速增加，Q值大大降低，電感性能惡化。因此，微電感已成為制約射頻器件高頻化、小型化發展的主要因素。研究射頻集成微電感顯得尤為重要。如果在這方面取得突破，將大大推動微波器件的發展。而將磁性材料集成到微電感中可以增加電感感值，有效減小線圈磁漏，并且制作螺旋型微電感將大大節省芯片面積，是實現高性能、小體積集成微電感很有前景的一種方法。并且現有的RF/MMIC無源微電感的電感量和品質因數在電感制作完成后就是固定的，無法實現調諧功能。

發明內容

發明目的：針對上述現有技術存在的問題和不足，本發明的目的是提供一種電流調諧的集成磁膜微電感的制作方法和電感調諧方法，使得到的微電感器件在微波頻段(1~6GHz)下具有電感量可調、品質因數可調等特點，并且該電感的制作過程與GaAs、GaN基片標準MMIC制造工藝兼容，可廣泛應用于各種RF/MMIC單元電路如放大器、混頻器等，特別是各類智能RF/MMIC。

技術方案：為實現上述發明目的，本發明采用的第一種技術方案為一種電流調諧的集成磁膜微電感的制作方法，包括如下步驟：

(1)在清洗過的基片上使用光刻工藝勻膠、曝光、顯影，得到控制極金屬壓塊圖形和金屬導線圖形，使用電子束蒸發工藝淀積金屬，使用剝離工藝，得到第一控制極金屬壓塊、第二控制極金屬壓塊和金屬導線，所述第一控制極金屬壓塊和第二控制極金屬壓塊通過金屬導線連接；

(2)使用PECVD(等離子體增強化學氣相沉積)工藝在步驟(1)形成的器件上淀積第一SiN(氮化硅)介質層；

(3)使用光刻工藝勻膠、曝光、顯影，得到磁膜圖形，該圖形與第二控制極金屬壓塊部分重疊，使用濺射工藝淀積NiFe-SiOx磁性薄膜，使用剝離工藝，得到圖形化的NiFe-SiOx磁性薄膜，NiFe-SiOx磁性薄膜與第二控制極金屬壓塊部分重疊；

(4)使用PECVD(等離子體增強化學氣相沉積)工藝在步驟(3)形成的器件上淀積第二SiN介質層；

(5)使用光刻工藝勻膠、曝光、顯影，得到介質通孔圖形，該圖形與第一控制極金屬壓塊和第二控制極金屬壓塊重疊，使用RIE(反應離子刻蝕)工藝刻蝕步驟(2)和(4)中生長的SiN介質層，使用丙酮去除剩余的光刻膠，得到介質通孔，露出第一控制極金屬壓塊和第二控制極金屬壓塊；

(6)使用濺射工藝淀積電鍍種子層，使用光刻工藝勻膠、曝光、顯影，得到電感金屬圖形和互聯金屬圖形，使用電鍍工藝電鍍金屬，使用泛曝光、顯影去除剩余光刻膠，使用濕法刻蝕去除剩余的種子層金屬，得到電感金屬和互聯金屬，所述互聯金屬連接NiFe-SiOx磁性薄膜和第二控制極金屬壓塊。