[發明專利]SOI晶圓及其制造方法

有效

• 申請號: 201210521787.7
• 申請日: 2012-12-07
• 公開（公告）號: CN103296031A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 清水和宏;山下潤一;蔀拓一郎
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/02;H01L21/027
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

技術領域

本發明涉及SOI晶圓及其制造方法。?

背景技術

作為內部包含空腔圖案的SOI（Semiconductor?on?Insulator）晶圓的制造方法已知的有將兩塊硅襯底進行粘合而形成的粘合方式（例如，參照專利文獻1）。專利文獻1中記載有，將形成有空腔圖案及絕緣層的支承襯底與形成器件的活性半導體層襯底經由空腔圖案及絕緣層進行粘合的方法。另外，已知有存在絕緣層的部分和不存在絕緣層的部分作為規定的圖案在SOI晶圓內部混在一起的SOI晶圓（參照專利文獻2）。

如上所述，在晶圓內部形成有圖案的SOI晶圓上進行曝光時，需要使晶圓內部的圖案的位置與曝光掩模的位置對準而進行曝光。但是，通常由于晶圓表面的活性半導體層的厚度為10μm左右，所以晶圓內部的圖案被活性半導體層遮擋。因此，通過基于曝光裝置所具備的檢測器的圖像識別不能檢測晶圓內部的圖案位置。為此，一般的曝光裝置即檢測晶圓表面的圖案并進行曝光掩模的位置對準的曝光裝置與晶圓內部具備圖案的SOI晶圓不能對應。

于是，目前，在晶圓內部具備圖案的SOI晶圓的背面形成用于確定晶圓內部的圖案的位置的疊合標記圖案，通過由具備背面檢測的專用曝光裝置檢測該圖案，由間接地識別晶圓內部的圖案的位置的方法進行曝光掩模與SOI晶圓的位置對準。

對上述的具備背面檢測的專用曝光裝置進行說明。在曝光裝置所具備的保持晶圓的晶圓臺中開有貫通晶圓臺的孔。以晶圓背面的疊合標記圖案位于該孔內的方式形成有疊合標記圖案，晶圓配置于晶圓臺上的最佳位置。通過設置于晶圓臺背面側的檢測器，例如由檢測器的攝影機通過貫通晶圓臺的孔，檢測疊合標記圖案的位置。由曝光裝置所具備的控制單元解析檢測出的疊合標記圖案的位置來確定晶圓內部的圖案的位置。將該位置信息向保持曝光掩模的掩模臺傳送，使掩模臺向晶圓上的最佳位置移動來進行曝光。

如上所述，目前，在對晶圓內部具備圖案的SOI晶圓表面進行曝光的情況下，在SOI晶圓背面形成用于確定晶圓內部的圖案位置的疊合標記圖案，進而，為了檢測該背面圖案，使用具備背面檢測的專用曝光裝置進行SOI晶圓的曝光。

專利文獻1：日本特開2004－146461號公報

專利文獻2：日本特開2004－228206號公報

在上述的現有的晶圓內部具備圖案的SOI晶圓中，必須將用于確定晶圓內部的圖案的位置的圖案形成于晶圓背面，由此，制造工序變復雜，存在制造成本增加的問題。另外，在對該SOI晶圓進行曝光的情況下，需要使用具備上述背面檢測的專用曝光裝置，存在設備成本增加的問題。

發明內容

本發明是為了解決上述問題而創造的發明，其目的在于，提供一種晶圓內部具備空腔圖案的SOI晶圓及其制造方法，也就是在SOI晶圓上進行曝光時，能以低成本進行曝光掩模的位置對準的SOI晶圓及其制造方法。

涉及本發明的SOI晶圓具備：支承襯底和形成于所述支承襯底上的絕緣層，在形成有絕緣層的支承襯底的一個主面形成有規定的空腔圖案，還具備：堵塞該空腔圖案并形成于絕緣層上的活性半導體層，活性半導體層未形成于支承襯底的外周部，還具備：形成于支承襯底的所述一個主面側的外周部并確定空腔圖案的位置的多個疊合標記圖案。

另外，涉及本發明的SOI晶圓的制造方法具備：準備支承襯底的工序、在支承襯底上形成絕緣層的工序、在形成有絕緣層的支承襯底的一個主面形成規定的空腔圖案的工序、堵塞所述空腔圖案并在絕緣層上形成活性半導體層的工序，活性半導體層未形成于支承襯底的外周部，還具備：在支承襯底的所述一個主面側的外周部形成確定空腔圖案的位置的多個疊合標記圖案的工序。

發明效果

在涉及本發明的SOI晶圓中，形成于晶圓內部的規定的空腔圖案的位置通過多個疊合標記圖案來確定。由于上述疊合標記圖案可由一般的曝光裝置檢測，所以，可經由疊合標記圖案識別空腔圖案的位置。因此，具有降低設備成本的效果。另外，在涉及本發明的SOI晶圓的制造方法中，由于疊合標記圖案并不是目前那樣形成于晶圓背面，而是形成于晶圓的表側即支承襯底的上述一個主面側，所以，能簡化制造工序，降低制造成本。

附圖說明

圖1是涉及實施方式1的SOI晶圓的平面圖（a）和剖面圖（b）；

圖2是涉及實施方式1的SOI晶圓的空腔圖案和疊合標記圖案的平面圖；

圖3是表示涉及實施方式1的SOI晶圓的制造工序的圖；

圖4是表示涉及實施方式2的SOI晶圓的制造工序的圖；

圖5是涉及實施方式3的基準晶圓的平面圖（a）和剖面圖（b）；