[發明專利]半球形拋光墊的形成和組裝方法

無效

• 申請號: 201210521462.9
• 申請日: 2008-12-22
• 公開（公告）號: CN102975135A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: R·C·卡迪;M·J·莫爾;M·A·沙爾基;M·A·斯托克
• 申請（專利權）人: 康寧股份有限公司
• 主分類號: B24D18/00
• 分類號: B24D18/00
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 丁曉峰

本申請是國際申請日為2008年12月22日、國際申請號為PCT//US2008/013982、進入中國國家階段的申請號為200880124117.3、名稱為“用于形成軟膏拋光墊的方法和裝置”的發明專利申請的分案申請。

背景技術

本發明涉及一種諸如用于拋光半導體器件的新型軟膏墊構造，以及制造該新型軟膏墊的方法和制造該軟膏墊所用的裝置。

諸如但不限于絕緣體上的半導體（SOI）結構的半導體器件制備成可有相對平坦的半導體層可利用，在該半導體層上形成電子部件。SOI技術對于在包括有機發光二極管（OLED）顯示器、液晶顯示器（LCD）、有源矩陣顯示器在內的顯示器，集成電路，光伏器件，薄膜晶體管應用等中的使用變得日益重要。

最通常用于絕緣體結構上的半導體的半導體材料是硅。SOI結構可包括絕緣材料上的基本上為單晶硅的一個薄層（通常0.05-0.3微米厚，但在某些情況下厚5微米）。用于在多晶硅上形成TFT的現有技術工藝致使硅的厚度在約50nm數量級。

如稍后將討論的那樣，可通過控制將硅層鍵合到襯底（例如玻璃或玻璃陶瓷襯底）的工藝參數來調整硅層厚度。在顯示器應用中，硅層厚度通常在50-150nm范圍內。除了硅層厚度之外，硅層的表面粗糙度對于獲得高性能TFT也是很關鍵的。在將硅層剛剛鍵合到襯底（所謂的“制造狀態”SOI）之后表面粗糙度通常在1-10nm范圍內。因此，通常進行后續工藝來降低半導體（硅）層厚度并降低硅層粗糙度。以下將討論這些工藝。

縮寫SOI在此總地用于指絕緣體上的半導體結構，包括但不限于絕緣體上的硅結構。類似地，縮寫SiOG可總地用于指玻璃上的半導體結構，包括但不限于玻璃上的硅和/或玻璃陶瓷上的硅結構。SOI結構包含SiOG結構。

得到SOI的各種方法包括硅（Si）在晶格匹配襯底上的外延生長。一種替代工藝包括將單晶硅晶片鍵合到已經生長SiO₂的氧化層的另一硅晶片上，接著將頂部晶片向下拋光或蝕刻成例如0.05至0.3微米的單晶硅層。其它方法包括離子注入方法，其中注入氫離子或氧離子，以在注入氧離子的情況下在由Si覆蓋的硅晶片內成形埋入的氧化層，或在注入氫離子的情況下將薄Si層分離（剝離）以鍵合到具有氧化層的另一Si晶片上。

前兩種方法在成本和/或鍵合強度和耐久性方面并未產生令人滿意的結構。包括氫離子注入的后一種方法已經引起了一定的關注，并被認為優于前面的方法，因為所需要的注入能量小于氧離子注入的50％且所需要的劑量要低兩個量級。

美國專利第5,374,564號揭示了一種使用熱處理獲得襯底上的單晶硅膜的工藝。具有平坦面的硅晶片經受以下步驟：（i）通過離子對硅晶片表面的轟擊注入形成一層氣體微泡，氣體微泡限定構成硅晶片的下部區域和構成薄硅膜的上部區域；（ii）用剛性材料層（諸如絕緣氧化材料）接觸硅晶片的平坦表面；以及（iii）對硅晶片和絕緣材料的組件熱處理的第三階段，熱處理的溫度在進行離子轟擊的溫度以上。該第三階段采用足以將硅薄膜和絕緣材料鍵合到一起的溫度，以形成微泡內的壓力效應，并使薄硅膜與硅晶片的其余部分分離。（由于這些高溫步驟，該工藝不能用于較低成本的玻璃或玻璃陶瓷襯底）。

美國專利第7,176,528號中揭示了一種生產SiOG結構的工藝。步驟包括：（i）將硅晶片表面暴露于氫離子注入以形成鍵合表面；（ii）使晶片的鍵合表面與玻璃襯底接觸；（iii）對晶片和玻璃襯底施加壓力、溫度和電壓以促進其間的鍵合；以及（iv）將結構冷卻到常溫以便于玻璃襯底和硅薄層與硅晶片分離。

如果在注入之前在硅表面上沒有氧化的話，通過調節注入能量，可將半導體（例如硅）層厚度降低到300-500nm，這對于SiOG工藝來說是理想的。應當將該層從300-500nm的厚度降低到小于約100nm。

在剛剝離后形成的SOI結構可能呈現表面粗糙（例如約10nm或更大）、過大的硅層厚度（即使認為該層“薄”）以及硅層的注入損壞（例如由于形成非晶化硅層）。非晶化硅層的厚度可以是約50-150nm且應當將非晶化硅層去除以得到用于后來形成的電子部件的所要求的電子特性。