[發明專利]具有接觸插栓的半導體結構與其形成方法

有效

• 申請號: 201210517708.5
• 申請日: 2012-12-05
• 公開（公告）號: CN103855077B
• 公開（公告）日: 2018-07-10
• 發明（設計）人: 洪慶文;黃志森;曹博昭;陳界得
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種具有接觸插栓的半導體結構及其形成方法，其半導體結構包含一基底、一晶體管、一第一內層介電層、一第二內層介電層、一第一接觸插栓、一第二接觸插栓以及一第三接觸插栓。晶體管設置在基底上，且包含一柵極以及一源極/漏極區。第一內層介電層設置在晶體管上。第一接觸插栓設置在第一內層介電層中，且其頂面高于該柵極的一頂面。第二內層介電層設置于第一內層介電層上。第二接觸插栓于第二內層介電層中以電連接該第一接觸插栓。第三接觸插栓設于第一內層介電層以及第二內層介電層中以電連接柵極。

技術領域

本發明涉及一種具有接觸插栓的半導體結構與其形成方法，特別來說，是涉及一種半導體結構，其中第一接觸插栓的頂面高于柵極的頂面。

背景技術

在現有半導體產業中，多晶硅廣泛地應用于半導體元件如金屬氧化物半導體(metal-oxide-semiconductor,MOS)晶體管中，作為標準的柵極材料選擇。然而，隨著MOS晶體管尺寸持續地微縮，傳統多晶硅柵極因硼穿透(boronpenetration)效應導致元件效能降低，及其難以避免的空乏效應(depletioneffect)等問題，使得等效的柵極介電層厚度增加、柵極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗以新的柵極材料，例如利用功函數(work function)金屬來取代傳統的多晶硅柵極，用以作為匹配高介電常數(high-k)柵極介電層的控制電極。

此外，現有形成具有金屬柵極的晶體管制作工藝后，還會在其上形成對外線路以分別電連接晶體管的金屬柵極以及源極/漏極區，作為和對外電子信號的輸入/輸出端。然而在現有制作工藝中，連接源極/漏極區的對外線路通常會包含多個上下相連的接觸插栓，這使得對外電路存在著電阻過高的問題。并且，隨著元件尺寸的日益縮小，連接源極/漏極區的接觸插栓容易和金屬柵極接觸產生短路的情況，造成元件品質下降，而成為一個需要解決的問題。

發明內容

本發明的目的在于提供一種具有接觸插栓的半導體結構以及其形成方法，以提升整體半導體結構的電性表現。

為達上述目的，根據本發明的一個實施方式，本發明提供了一種具有接觸插栓的半導體結構，包含一基底、一晶體管、一第一內層介電層、一第二內層介電層、一第一接觸插栓、一第二接觸插栓以及一第三接觸插栓。晶體管設置在基底上，且晶體管包含一柵極以及一源極/漏極區。第一內層介電層設置在晶體管上。第一接觸插栓設置在第一內層介電層中，第一接觸插栓電連接源極/漏極區，且第一接觸插栓的頂面高于柵極的一頂面。第二內層介電層設置于第一內層介電層上。第二接觸插栓于第二內層介電層中以電連接第一接觸插栓。第三接觸插栓設于第一內層介電層以及第二內層介電層中以電連接柵極。

根據本發明的另外一個實施方式，本發明提供了一種形成具有接觸插栓的半導體結構的方法。首先提供一基底，接著形成一晶體管于基底上，晶體管包含一柵極以及一源極/漏極區。然后形成一第一內層介電層于晶體管上。形成一第一接觸插栓于第一內層介電層中，第一接觸插栓電連接源極/漏極區，且第一接觸插栓的頂面高于柵極的一頂面。形成一第二內層介電層于第一內層介電層上。最后，形成一第二接觸插栓于第二內層介電層中以電連接第一接觸插栓，與形成一第三接觸插栓于第一內層介電層以及第二內層介電層中以電連接柵極。

附圖說明

圖1至圖10所示為本發明一種形成具有接觸插栓的半導體結構的步驟示意圖。

主要元件符號說明

300 基底 324 第二阻障層

302 淺溝槽隔離 326 第二金屬層

304 接觸洞蝕刻停止層 328 第二接觸插栓

306 介電層 330 第三接觸插栓