[發(fā)明專利]具耦合線路的封裝基板構造

無效

• 申請?zhí)枺?/td>: 201210516307.8
• 申請日: 2012-12-05
• 公開（公告）號: CN103050474A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設計）人: 王陳肇
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H05K1/02
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 翟羽

技術領域

本發(fā)明是有關于一種封裝基板構造，特別是有關于一種具耦合線路的封裝基板構造。

背景技術

在印刷電路板及封裝基板上，信號線路電性連接二介面、二元件或二端點之間，其線寬需保持一致，以使信號在線路之間傳遞時，特性阻抗(characteristic?impedance)能保持不變，尤其是在高速及高頻的信號傳遞上，二端點之間更需要通過良好的阻抗匹配所造成的反射，降低信號傳遞所介入的損耗(insertion?loss)，且相對提高信號傳遞時返回損耗(return?loss)，以避免影響訊號傳遞的品質(zhì)。

一般信號傳輸結構，包含一參考平面及二導線，所述導線相間隔且線寬一致，所述參考平面可為電源平面(power?plane)或接地平面(ground?plane)，其與所述導線之間以一介電層電性隔絕，使所述參考平面與所述導線不為共面。當信號經(jīng)過導線時，較容易因參考平面瑕疵所產(chǎn)生的孔隙或因無參考平面，而造成高阻抗的變異效應，使所述導線阻抗不匹配的情況增加，另外，二導線之間的差動信號也會產(chǎn)生電流回流路徑與電場改變，使差動電氣之特征阻抗改變，造成信號的反射現(xiàn)象，影響信號傳遞的品質(zhì)。

如上所述，為了使所述導線阻抗匹配而維持信號傳遞的品質(zhì)，不僅要匹配二導線的線寬W、線距S，線高T及介電層的厚度d，更要注意參考平面存在與否及是否有瑕疵孔隙產(chǎn)生，應用在印刷電路板及封裝基板的配置線路上相當不便，故，有必要提供一種可避免阻抗匹配問題的封裝基板構造，以解決現(xiàn)有技術所存在的問題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種具耦合線路的封裝基板構造，以解決現(xiàn)有技術須克服阻抗匹配的問題。

本發(fā)明的主要目的在于提供一種具耦合線路的封裝基板構造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合而實現(xiàn)混合式差動設計，而不需要調(diào)整阻抗匹配，可維持較佳的電氣特性。

本發(fā)明的次要目的在于提供一種具耦合線路的封裝基板構造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合，不需要因阻抗匹配而設計對稱線路，進而使布線不受空間影響，線路設計的彈性大。

為達成本發(fā)明的前述目的，本發(fā)明一實施例提供一種具耦合線路的封裝基板構造，其中所述封裝基板構造包含：一介電層，多個上層線路單元，多個下層線路單元及多個導電孔，所述介電層具有一上表面及一下表面，所述上層線路單元設置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有：一上層耦合段；至少一同層耦合段，自所述上層耦合段的至少一端延伸而成；及至少一上層接點，形成于所述至少一同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置；所述下層線路單元設置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有：一下層耦合段，與所述上層耦合段彼此上下對位；至少一下連接段，自所述下層耦合段的至少一端延伸而成；及至少一下層接點，形成于所述至少一下連接段的一端緣，所述下層接點與對應的上層接點電性連接；所述導電孔形成在所述介電層內(nèi)，所述下層接點通過所述導電孔與所述上層接點電性連接。

再者，本發(fā)明另一實施例提供一種具耦合線路的封裝基板構造，其中所述具耦合線路的封裝基板構造包含：一介電層，多個上層線路單元，多個下層線路單元及多個導電孔，所述介電層具有一上表面及一下表面；所述上層線路單元設置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有：一上層耦合段；兩同層耦合段，分別自所述上層耦合段的兩端延伸而成；及兩上層接點，分別形成于所述兩同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置；所述下層線路單元設置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有：一下層耦合段，與所述上層耦合段彼此上下對位；兩下連接段，分別自所述下層耦合段的兩端延伸而成；及兩下層接點，分別形成于所述兩下連接段的一端緣，所述下層接點與對應的上層接點電性連接；所述導電孔形成在所述介電層內(nèi)，所述下層接點通過所述導電孔與所述上層接點電性連接。

為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1是本發(fā)明一實施例具耦合線路的封裝基板構造的立體透視圖。

圖2是本發(fā)明一實施例具耦合線路的封裝基板構造的上視圖。

圖3是本發(fā)明另一實施例具耦合線路的封裝基板構造的立體透視圖。

圖4是本發(fā)明另一實施例具耦合線路的封裝基板構造的上視圖。

具體實施方式